Zapojenie osobného mikropočítača

75 Autor vynáiezu KIŠŠ ROMAN ing., PIEŠTANYNávrh rieši zapojenie osobného mikropočítača pre grafické spracovávanie a zobra« zovanie údajov, s využitím maximálnej spolupráce dynamickej pamäte s mikroproce~ sorovým systémom.Podstatou zapojenia je, že na zbernicu počítača, tvorená údajovou zbernicou 7,adresnou zbernicou 8 a riadiacou zbernicou 9 sú pripojené dva systémy.Prvý tvori blok 4 mikroprocesoru, blok 5 stykových obvodov a blok 3 statickej pamäte. Druhý systém predstavuje videoprocesor 1, pričom oba systémy majú spoločnú časť, a to dynamickú pamät (2). Video» procesor 1 tvorený sérioparalelným re« gístrom 11, obvodom 12 logiky videoprocesora, dekóderom 13, čítačom 14,obvodom 15 logiky synchrovideosignälu,paralelnosériovým registrom 16 a sčíta~ cim obvodom 17 zabezpečuje správnu spo lupráou týchto dvoch systémov.Zapojenie možno využiť všade tam, kde sa vyžaduje synchrönne Obnovovanie dynamických pamätí, pričom má široké uplatnenie V doprave, priemysle, poľnohospodárstve a podobne.Vynález sa týka zapojenia osobného mikropočítačal ,pre grafické spracorvávanie a zobrazovanie údajov.Zobrazovanie údajov u doposiaľ známych zapojení je riešené zvláštnou oddelenou pamäťou pre zobrazované údaje a vyžaduje komplikovaný spôsob spolupráce so základným mikropočitačovým systémom, čo vedie k zmenšenej prechodnosti programu,ktorá pri grafických systémoch je podmieňujúcim faktorom.Uvedené nedostatky rieši zapojenie osobného mikropočitača podľa vynalezu, ktorého podstatou je, že sérioparalelný register videoprocesora je cez zbernicový vstup spojený s riadiacou zbernicou a jeho výstup je spojený s registrovým vstupom obvodu logiky videoprocesora. Zbernicový vstup je spojený s riadiacou zbernicou a výstup je spojený so vstupom dynamickej pamäte. Multiplexový výstup je spojený so vstupom multiplexu, dekóderový vstup je spojený so vstupom dekóderu. Na jeho zbernicový vstup je pripojená adresná zbernica, na pamäťový vstup je pripojený dekóderový výstup dynamickej pamäte a pamäťový výstup je spojený s dekóderovým vstupom statickej pamäte. Čítačový vstup obvodu logiky videoprocesora je spojený so vstupom čítača,ktorého multiplexový výstup je spojený s čitačovým vstupom multiplexu a synchrovideosignálový výstup je spojený s čitačovým vstupom obvodu logiky synchrovideosignalu. Na výstup obvodu logiky videoprocesora je pripojený vstup paralelnosérlového registra, pričom na jeho zbernicový vstup je pripojená údajová zbernica a na jeho sčítaci výstup je pripojený reglstrový vstup sčítacieho obvodu je spojený so sčitacim výstupom obvodu logiky synchrovideosignálu a výstup zobrazovaných údajov predstavuje videosignal.Výhody vynálezu spočívajú v minimálnom technicko-obvodovom riešení, ktoré umožňuje zobrazovať obsah dynamickej pamäte a jednak ho umožňuje použiť všade tam, kde sa vyžaduje synchrönne Obnovovanie refresh dynamických pamäti. Predmet vynálezu je možné realizovať integrovanými obvodmi nízkej integrácie alebo ho agregovať na jeden čip. Využíva maximalne dynamické vlastnosti vzájomnej spolupráce medzi operačnou pamäťou a mikroprocesorom. Umožňuje graficky spracovávať i zobrazovať údaje vo formáte jeden bod k jednému bitu V dynamickej pamäti.Zapojenie podľa vynálezu je prikladne znázornená na obr. 1, ktorý zobrazuje základné schéma zapojenia osobného mikropočitača. Obr. 2 znázorňuje základnú časovú spoluprácu videoprocesoru s mikropočítačom a obr. 2 vyjadruje tvorbu signálu READY pre mikroprocesor v závislosti vzájomnej spolupráce s videoprocesorom.Zapojenie osobného mikropočítača je riešené tak, že videoprocesor 1 so svojimi časťami zaisťuje synchrónnu spoluprácu so zá. 4kladným mikropočítačovým systémom tvoreným blokom 4 mikroprocesora s podporou nepretržitého obnovovania informácie u dynamickej pamäte 2. Počas tohto obnovovania, ktoré je realizované ako nepretržite čítanie informácie z jej obsahu, možno dalšími časťami videoprocesora 1 tento obsah uchovať V bloku 16 paralelnosériového registra a vhodným časovanim vysielat ako modulačný signál cez vstup 172 na výstup 173 zobrazovaných údajov. Na lokálnu zbernicu počítača, tvorenú údajovou zbernicou 7, adresnou zbernicou B a riadiacou zbernicou l sú pripojené dva systémy. Blok 4 mikroprocesora, blok 5 stykových obvodov a blok 3 statickej pamäte tvoria aktívny mikroprocesorový systém, ktorý umožňuje byť vysielačom, ale i prijímačom údajov pre údajovú zbernicu 7. Druhý system, videoprocesor 1 umožňuje byť voči údajovej zbernice 7 len pasivnym systémom, nakolko údaje zo zbernica 7 prijima. Oba systémy majú spoločnú časť a to dynamickú pamäť 2. Blok 1 zabezpečuje svojimi jednotlivými funkčnými obvodmi správnu spoluprácu týchto dvoch systémov nad spoločne zdielanou dynamickou pamäťou 2. Na obr. 2 sú znázornená dve doby pre tieto systémy, vymedzujúce pravo byť v spolupráci s dynamickou pamäťou 2. Základný kmitočet 0 a uplzy 02 bloku 4 mikroprocesora sú vedené do zbernicového vstupu 111 sérioparalelného registra 11. Z obvodu 12 logiky videoprocesora 1 vychádzajú spracované signály pre riadenie dynamickej pamäte 2, t. j. signály RAS, CAS z výstupu 124. Prepínanie multiplexu 6 je signálom AMUS prenášané spojením výstupom 125 so vstupom B 1. Semaforom pre obidva systémy je signál VIDEO, generovaný v obvode 12 logiky videoprocesora a prichádzajúcich všetkých spoločných blokov obvodoch systémov. Programové vybavenie osobného mikropočitača,ktoré je uložené v dynamickej pamäti 2 a statickej pamäti 3, umožňuje prácu nad obsahom vymedzenej oblasti dynamickej pamäte 2. Tieto údaje tvoria obsah, ktorý sa zobrazuje napr. na obrazovke televízneho prijímača, slúžiaceho ako výstupné zobrazovacie zariadenie. zobrazované údaje, t. j. 1 bit 1 zobrazovaný bod, sa odoberajú priamo z údajovej zbernice 7 a vkladajú do paralelnosériového registra 16 na základe signálu STB, generovaného v obvode 12 logiky videoprocesora a prenášaného spojením výstupu 127 so vstupom 163. Po tomto vedení ide i signál GLOCK VIDEO, ktorý posúva údaje v registri tak, aby sa na výstupe 162 objavoval len jeden bit, t. j. 1 bod,ktorý ma práve modulovat podla jeho hodnoty zobrazovaný údaj 173. Signál STB je vedený i do vstupu 141 čitača 14, ktorý generuje na spojení 142 - B 2 práve platnú adresu pre výber obsahu zobrazovaných údajov. signály pre kompletný televízny signálsa získavajú z obvodu 15 logiky synchrovideosignálu a paralelnosérioveho registra 15 a sú spočitavané v sčítacom obvode 17. Spolupráca dynamickej pamäte 2 s blokom 4 mikroprocesora je Synchronizované signálom READY idúcom po spojení 122 - 9 a jeho hodnota je daná stavom signálov ako uvádza tabulľka na obr. 3.Zapojenie osobného mikropočítača má široké uplatnenie v jednotlivých odvetviach priemyslu, v doprave, poľnohospodárstve a môže poskytnúť cenné služby i pre užívateľov V domácností.Zapojenie osobného mikropočítača pozostávajúceho zo statickej a dynamickej pamäte, bloku mikroprocesoru a bloku stykových obvodov, údajovej, adresnej a riadiacej zbernice ako i multiplexu a videoprocesoru vyznačujúce sa tým, že sériopralelný register 11 videoprocesora 1 je cez zbernieový vstup 111 spojený s riadiacou zbernicou 9 a jeho výstup 112 je spojený s registrovým vstupom 121 obvodu 12 logiky videoprocesora, pričom jeho zbernicový vstup 122 je spojený s riadiacou zbernicou 9, výstup 124 je spojený so vstupom 21 logiky dynamickej pamäte 2, multiplexový výstup 125 je spojený so vstupom 61 logiky multiplexu 6, dekóderový vstup 123 je spojený so vstupom 134 logiky deköderu 13, na ktorého zbernicový vstup 132 je pripojená adresná zbernica 8, na jeho pamäťový výstup 133 je pripojený dekôderový výstup 22dynamickej pamäte 2 a jeho pamäťový výstup 131 je pripojený na dekóderový vstup 31 statickej pamäte 3, pričom čítačový vstup 126 obvodu 12 logiky videoprocesoru je spojený so vstupom 141 logiky čítača 14, ktorého multiplexový výstup 142 je spojený s čitačovým vstupom 52 multiplexu E a jeho synchrovideosignálový výstup 143 je spojený s čítačovým vstupom 151 obvodu 15 logiky synchrovideosignálu a taktiež na registrový výstup 127 obvodu 12 logiky videoprocesora je pripojený vstup 163 logiky paralelnosériového registra 16, pričom na jeho zbernicový vstup 161 je pripojená údajová zbernica 7 a na jeho sčítací výstup 162 je pripojený registrový vstup 172 sčítacieho obvodu 17, na ktorého synchrovideosignálový vstup 171 je spojený sčítací výstup 152 obvodu 15 logiky synchrovideosignälu.