Adaptér pro testování dynamických pameťových obvodů typu RAM

Číslo patentu: 264059

Dátum: 12.05.1989

Autori: Exner Karel, Pěchouček Miroslav, Hladík Petr

Je ešte 10 strán.

Pozerať všetko strany alebo stiahnuť PDF súbor.

Text

Pozerať všetko

Vynález se týká adaptéru pro testovaní dynamickýchpamětových obvodů typu RAM, pokud tyto funkce nejsou zajištěny testovací jednotkou.Až dosud jsou známy adaptéry pro testovaní obvodů DRAM,které neumožňují předat testovacímu systému adresu výskytu chyby a neumožňují po zpracování příznaku chyby pokračovat v testu od této chybové adresy. Jejich další nevýhoda spočíva v tom, želneumožňují měnit počet obnovovecích cyklu podle potřeb testovaného obvodu DRAM a neověřují funkci v pracovním režimu typu modifikované čtení - zápis. Tyto adaptéry také neumožñují testovat obvod DRAM maxímálním pracovním kmitočtem, nebot testovací períoda se prodlužuje o dobu nutnou k vyhodnocení stavu vysoké impedance.Uvedené nevýhody odstraňuje adaptér pro testovaní dynamických pamětových obvodů typu RAM podle vynálezu, jehož podstata spočíva v tom, že první výstup neznázorněného generátoru časovacích impulsů je připojen k prvnímu vstupu vstupního obvodu, jehož druhý výstup je připojen K desátému vstupu budícího obvodu, k desatému vstupu řadíče a k prvnímu vstupu prvního čítače, jehož druhý výstup je připojen k devátému vstupu řadíče a k prvnímu vstupu druhého čítače, jehož výstup je připojen k prvnímu vstupu klopného obvodu, jehož druhý výstup je připojen k osmému vstupu řadiče, jehož třetí výstup je připojen k dvanáctému vstupu budfcího obvodu,jehož třetí výstup je připojen k třetímu vstupu testovací patice, jejíž výstup je připojen k pátému vstupu vyhodnocovací 264 059ho obvodu, jehož třetí vstup je připojen k pátému výstupu řadiče, jehož druhý výstup je připojen k třináctdmu vstupu budícího obvodu, jehož první výstup je připojen k pátému vstupu testovací patice, přičemž druhý výstup neznázorněného generátoru čssovacích impulsů je připojen k druhému vstupu vstupního obvodu, jehož první výstup je připojen k dvenáctému vstupu řadiče, jehož čtvrtý výstup je připojen k jedenáctému vstupu budicího obvodu s ke čtvrtému vstupu vyhodnocovacího obvodu, jehož první vstup je připojen ke čtvrtému výstupu neznázorněného bloku nastavovacich signálu, přičemžprvni výstup neznázorněného generátoru testovacich vzorků jepřípojen K pátému vstupu vstupního obvodu, k jedenáctému vstupu řadiče, k třetímu vstupu prvního čítače a k druhému vstupu klopného obvodu, jehož první výstup je připojen k druhému vstupu druhého číteče a k druhému vstupu prvního čítače, přičemž třetí vstup klopného obvodu je připojen k sedmému výstupu řadíče, přičemž čtvrtý vstup vstupního obvoduje připojen k výstupu oscilátoru, jehož vstup je připojen k osmému výstupu řadiče, jehož první vstup je připojen k prvnimu výstupu neznázorněného bloku nastavovecich signálu, přičemž svorka kontroly indikace je připojene k druhému vstupu řadiče, jehož třetí vstup je připojen k druhému výstupu neznázorněného generátoru testovacích vzorků, přičemž třetí výstup neznázorněného generátoru česovscích impulsů je připojen ke čtvrtému vstupu řadiče, phož pátý vstup je připojen k třetímu výstupu neznázorněného generátoru testovecích vzorků, přičemž druhý výstup neznázorněného bloku nastavovacich signálu je připojen k šestému vstupu řediče, přičemž zastavovací svorka je připojena k prvnímu výstupu řadiče, k čtrnáctému vstupu budícího obvodu a k třetímu vstupu vstupního obvodu, přičemž chybové svorka je připojena k sedmému vstupu řadiče e k prvnímu výstupu vyhodnocovacího obvodu, jehož šestý vstup je připojen ke svorce blokování chyby, přičemž třetí výstup neznázorněného bloku nastavovacích ságnálů je připojen k prvnímu vstupu budľciho obvodu, jehož druhý vstup je připojen ke čtvrtému výstupu neznázorněného generátoru časovecích impulsů, jehož pátý výstup je připojen k třetímuvstupu budícího obvodu, jehož čtvrtý vstup je připojen k šestému výstupu neznézorněného generátoru časovscích impul~ sů, jehož sedmý výstup je připojen k pátému vstupu budícího obvodu, jehož šestý vstup je připojen k osmému výstupu neznázorněného generátoru časovacích impulsů, jehož devátý výstup je přípojen k sedmému vstupu budícího obvodu, jehož osmý vstup je připojen k čtvrtému výstupu neznázorněného generátoru testovacích vzorku, přičemž druhý výstup vyhodnocovacího obvodu je přípojen ke svorce indikace výskytu chyby,přičemž čtvrtý vstup klopného obvodu je připojen k pátému výstupu neznázorněného bloku nastavovacích signálů, jehož šestý výstup je připojen ke třetímu vstupu druhého čítače,přičemž čtvrtý vstup prvního čítače je přípojen k sedmému výstupu neznázorněného bloku nestavovscích signálu, jehož osmý výstup je připojen k pátému vstupu prvního čítače, jehož první výstup je připojen k devátému vstupu budícího obvodu, jehož čtvrtý výstup je přípojen k druhému vstupu testovací patíce, jejíž první vstup je připojen k pátému výstupu budícího obvodu, přičemž šestý výstup řsdiče je připojen k druhému vstupu vyhodnocovacího obvodu, přičemž druhý výstup budícího obvodu je připojen ke čtvrtému vstupu testovací pa tíceoVýhoda adaptéru podle vynálezu spočívá v tom, že tento adaptér umožňuje přizpůsobovat obecný charakter testovací jednotky testovanému obvodu DRAM a přizpůsobovat vyhodnocování testu potřebám testovací jednotky. Dále adaptér slouží k realizací speciálních funkcí nutných pro testování obvodů RAM, pokud tyto funkce nejsou zsjištěny testovací jednotkou.Na připojeném výkresu je znäžarněno schéma adaptéru podle vynálezu. První výstup go neznázorněněho generátoru česovacích impulsů je připojen k prvnímu vstupu ll vstupního obvodu l, je hož druhý výstup ll je připojen k desátému vstupu Qłg budící-ho obvodu Q, k desátému vstupu àlg řadiče 1 a k prvnímu vstupu il prvního čítače 3, jehož druhý výstup 51 je přípojenk devátému vstupu ga řsdiče A s k prvnímu vstupu Žł druhého čítače Ž, jehož výstup Ži je připojen k prvnímu vstupu 2 klopného obvodu 2, jehož druhý výstup g§je připojen k osmé mu vstupu §§ řadíče Ä, jehož třetí výstup łłä je připojen kďvanáctému vstupu Qłg budícího obvodu Q, jehož třetí výstup Qłl je připojen k třetímu vstupu 11 testovací patice 1, jejíž výstup lá je připojen k pátému vstupu §ä vyhodnocovscího obvodu §, jehož třetí vstup § je připojen k pátému výstupu âłl řadiče 1, jehož druhý výstup 1 łi je připojen k třinácté~ mu vstupu Qłä budícího obvodu Q, jehož první výstup Qłä je pipojen k pátému vstupu 12 testovací patice 1, přičemž druhý výstupl§g neznázorněného generâtoru čssovacích impulsů je připojen k druhému vstupu lg vstupního obvodu l, jehož první. výstup lg je připojen k dvanáctému vstupu lłg řadiče 1, jehož čtvrtý výstup ąig je připojen k jedenáctému vstupu Qłg budícího obvodu Q a ke čtvrtému vstupu §i vyhodnocovacího obvodu §,jehož první vstup gg je připojen ke čtvrtému výstupu § 91 neznázorněněho bloku nastavovacích signálu, přičemž první výstup gg neznázorněného generátoru testovacích vzorků je připojenk pátému vstupu L 2 vstupního obvodu l, k jedenáctému vstupu il řadiče Q, k třetímu vstupu 51 prvního čítače 5 a k druhému vstupu gg klopného obvodu 2, jehož první výstup 22 je připojen k druhému vstupu gg druhého čítače 1 e k druhému vstupu łg prvního čítače 4, přičemž třetí vstup 2 klopného obvodu 2 je připojen k sedmému výstupu jłg řadiče Ä, přičemž čtvrtý vstup li vstupního obvodu ł je připojen k výstupu gg oscilátoru g, jehož vstup gg je připojen k osmému výstupu ggg řadiče 1, jehož první vstup âł je připojen k prvnímu výstupu 19 neznázorněného bloku nastevovacích signálů, přičemž svorka 39 kontroly indikace je připojena k druhému vstupu Qg řsdiče Q, jehož třetí vstup 1 je připojen k druhému výstupu ggg nezná zorněného generátoru testovacích vzorku, přičemž třetí výstup 39 neznázorněného generátoru česovecích impulsů je připojen ke čtvrtému vstupu ài řadiče Q, jehož pátý vstup ää je připojen k třetímu výstupu § 93 neznázorněného generátoru testovacích vzorků, přičemž druhý výstup ggg neznázorněného bloku nastavovecích signálů je připojen k šestému vstupu já řadiče 1,přičemž zastavovecí svorka § 93 je připojena k prvnímu výstupu àł řadiče Á, k čtrnáctému vstupu áłi budícího obvodu Q a k třetímu vstupu lg vstupního obvodu l, přičemž chybová svorka~ 1 Qł je připojena k sedmému vstupu äl řadiče 3 e k prvnímu vý

MPK / Značky

MPK: G11C 29/00

Značky: obvodů, paměťových, dynamických, testování, adaptér

Odkaz

<a href="https://skpatents.com/18-264059-adapter-pro-testovani-dynamickych-pametovych-obvodu-typu-ram.html" rel="bookmark" title="Databáza patentov Slovenska">Adaptér pro testování dynamických pameťových obvodů typu RAM</a>

Podobne patenty