Patenty so značkou «aritmetické»

Spôsob a usporiadanie pre aritmetické kódovanie a dekódovanie binárnych stavov a príslušný počítačový program a príslušné počítačom snímateľné pamäťové médium

Načítavanie...

Číslo patentu: E 5158

Dátum: 02.05.2003

Autori: Wiegand Thomas, Marpe Detlef

MPK: H03M 1/00

Značky: snímatelné, spôsob, príslušný, počítačový, stavov, aritmetické, program, dekódovanie, kódovanie, médium, příslušné, pamäťové, počítačom, usporiadanie, binárnych

Text:

...súznazornené b-bitovými celými číslami. Kódovanie bitu e (0 ,ll sa pritom uskutočňuje vpodstate vpiatich dielčích krokoch V prvom kroku sa na základe odhadu pravdepodobnosti stanoví hodnota menej pravdepodobného symbolu. Pre tento symbol, nazývaný aj LPS (least probable symbol) na odlíšeníe od MPS (most probable symbol), sa odhad pravdepodobnosti PLpg V druhom kroku použije pre výpočet šírky RLpg príslušného dielčieho intervalu. Podľa hodnoty...

Spôsob a zapojenie zariadení na aritmetické kódovanie a dekódovanie binárnych stavov a príslušný počítačový program a príslušné počítačom čitateľné médium

Načítavanie...

Číslo patentu: E 15459

Dátum: 02.05.2003

Autori: Wiegand Thomas, Marpe Detlev

MPK: H04N 7/26

Značky: médium, dekódovanie, spôsob, aritmetické, zapojenie, binárnych, príslušný, program, čitateľné, počítačový, stavov, počítačom, kódovanie, příslušné, zariadení

Text:

...opísané základné operácie binárneho aritmetického kódovania. V ilustrovanom prípade realizácie je aktuálny parciálny interval predstavený pomocou dvoch hodnôt L a R, pričom L vyjadruje bod posunu(offset point) a R veľkosť (šírku) uvedeného parciálneho intervalu, pričom obidve veličiny sú po poradí znázornené pomocou celých čísel vyjadrených b bitmi. Kódovanie jedného bitu e (O, 1 prebehne v tomto pripade v piatich čiastkových krokoch v prvom...

Spôsob a zapojenie zariadení na aritmetické kódovanie a dekódovanie s použitím vyhľadávacích tabuliek

Načítavanie...

Číslo patentu: E 15454

Dátum: 02.05.2003

Autori: Wiegand Thomas, Marpe Detlev

MPK: H04N 7/26

Značky: zapojenie, spôsob, tabuliek, aritmetické, použitím, vyhľadávacích, kódovanie, dekódovanie, zariadení

Text:

...operácie binárneho aritmetického kódovania. V ilustrovanom pripade realizácie je aktuálny parciálny interval predstavený pomocou dvoch hodnôt L a R, pričom L vyjadruje bod posunu(offset point) a R velkosť (šírku) uvedeného parciálneho intervalu, pričom obidve veličiny sú po poradí znázornené pomocou celých čísel vyjadrených b bitmi. Kódovanie jedného bitu e O, 1) prebehne v tomto prípade v piatich čiastkových krokoch v prvom kroku sa...

Spôsob a zapojenie zariadení na aritmetické kódovanie a dekódovanie s použitím viacerých tabuliek

Načítavanie...

Číslo patentu: E 15451

Dátum: 02.05.2003

Autori: Wiegand Thomas, Marpe Detlev

MPK: H04N 7/26

Značky: spôsob, dekódovanie, viacerých, kódovanie, zariadení, zapojenie, tabuliek, aritmetické, použitím

Text:

...Na obrázku 1 sú opísané základné operácie binárneho aritmetického kódovania. V ílustrovanom prípade realizácie je aktuálny parciálny interval predstavený pomocou dvoch hodnôt L a R, pričom L vyjadruje bod posunu(offset point) a R veľkosť (šírku) uvedeného parciálneho intervalu, pričom obidve veličiny sú po poradí znázornená pomocou celých čísel vyjadrených b bitmi. Kódovanie jedného bitu e O, 1) prebehne v tomto prípade v piatich...

Spôsob a zapojenie zariadení na aritmetické kódovanie a dekódovanie s použitím viacerých tabuliek

Načítavanie...

Číslo patentu: E 15409

Dátum: 02.05.2003

Autori: Wiegand Thomas, Marpe Detlev

MPK: H04N 7/26

Značky: aritmetické, použitím, zariadení, viacerých, zapojenie, dekódovanie, tabuliek, kódovanie, spôsob

Text:

...kódovania. V ilustrovanom pripade realizácie je aktuálny parciálny interval predstavený pomocou dvoch hodnôt L a R, pričom L vyjadruje bod posunu(offset point) a R velkosť (šírku) uvedeného parciálneho intervalu, pričom obidve veličiny sú po poradí znázornené pomocou celých čísel vyjadrených b bitmi. Kódovanie jedného bitu e O, 1) prebehne v tomto pripade v piatich čiastkových krokoch v prvom kroku sa pomocou odhadu pravdepodobnosti určí...

Spôsob a zapojenie zariadení na aritmetické kódovanie a dekódovanie s použitím viacerých tabuliek

Načítavanie...

Číslo patentu: E 15408

Dátum: 02.05.2003

Autori: Marpe Detlef, Wiegand Thomas

MPK: H04N 7/26

Značky: kódovanie, spôsob, zapojenie, zariadení, použitím, dekódovanie, viacerých, tabuliek, aritmetické

Text:

...aritmetického kódovania. V ilustrovanom prípade realizácie je aktuálny parciálny interval predstavený pomocou dvoch hodnôt L a R, pričom L vyjadruje bod posunu(offset point) a R veľkosť (šírku) uvedeného parciálneho intervalu, pričom obidve veličiny sú po poradí znázornené pomocou celých čísel vyjadrených b bitmi. Kódovanie jedného bitu e O, 1 prebehne v tomto prípade v piatich čiastkových krokoch v prvom kroku sa pomocou odhadu...

Zapojení aritmetické a logické jednotky

Načítavanie...

Číslo patentu: 245142

Dátum: 15.12.1987

Autor: Cautreels Werner

MPK: G06F 11/14

Značky: jednotky, aritmetické, logické, zapojení

Text:

...5, obvodu 6 stanovení parity binárního součtu, obvodu 7 stanovení parity logických funkcí a výberového obvodu 8 parity, přičemž vedení 00 s ovládlacími signály, zalkúdovanýnu v bezpečnostním kódu je připojeno na ovládací vstup vstupní-ho obvodu 0, výberového a korekčního obvodu 5, obvodu 3 logických funkcí a výberového obvodu 8 parity, vedení 010,020 nižší poloviny .prvého a druhého operandu je připojeno na prvý a druhý vstup vstupního...

Zapojení aritmetické jednotky s integrovaným obvodem typu MH 3002 pro dvojkové násobení a dělení

Načítavanie...

Číslo patentu: 237197

Dátum: 01.10.1987

Autori: Korvas Zdeněk, Fanta Pavel, Šmíd Jiří

MPK: G06F 7/44

Značky: aritmetické, dělení, zapojení, jednotky, dvojkové, násobení, obvodem, integrovaným

Zhrnutie / Anotácia:

Účelem zapojení je zrychlení operací binárního násobení a dělení. Aritmetická jednotka je sestavena z integrovaných obvodů typu MH 3002 doplněných o posuvný registr. Na vstupu K je blok posuvů, umožňující posuv obsahu registru AC a na vstup M je připojen vstupní registr s blokem negace. Algoritmus dělení a násobení je řízen řadičem na základě údajů testovacích ovbodů. Počet cyklů při provádění algoritmů násobení a dělení určuje čítač cyklů....

Zapojení aritmetické jednotky

Načítavanie...

Číslo patentu: 219109

Dátum: 15.07.1985

Autori: Vrbský Vladimír, Šťastný Otakar, Houdek Jan, Klimeš Milan

Značky: aritmetické, zapojení, jednotky

Zhrnutie / Anotácia:

Vynález se týká zapojení aritmetické jednotky pro aritmetické a logické operace. Vstup zapojení je vstupem prvního přepínače, jehož druhý vstup je spojen s výstupem prvního registru a výstup přepínače je spojen se vstupem sčítačky, jejíž druhý výstup je spojen s výstupem třetího přepínače a výstup sčítačky je výstupem zapojení a vstupem prvního registru, druhého přepínače a čtvrtého přepínače. Druhý vstup čtvrtého přepínače je spojen s výstupem...

Aritmetické logické zařízení

Načítavanie...

Číslo patentu: 231105

Dátum: 01.04.1985

Autori: Filin Adolf Vasiljevič, Solochin Alexandr Andrejevič, Kabalevskij Alexandr Nikolajevič, Civlin Petr Iljič, Filinov Jevgenij Nikolajevič

MPK: G06F 7/38

Značky: aritmetické, logické, zařízení

Zhrnutie / Anotácia:

Vynález se vztahuje na oblast výpočetní techniky a může býti využit u výpočetních systémů jako periferijní speciální procesor, aparátově plnící operace násobení, dělení, logické/aritmetické posunutí, normalizace. Cílem vynálezu je zvýšení rychlé práce zařízení a snížení rozsahu zařízení. Zařízení obsahuje první, druhý a třetí registr, první, druhý a třetí multiplexor, registr slova stavu, registr cyklů, registr operací, sčítačku-odčítačku,...

Zapojení aritmetické a logické jednotky procesoru, zejména pro inteligentní terminál

Načítavanie...

Číslo patentu: 227440

Dátum: 01.06.1984

Autor: Bureš Jaroslav

Značky: inteligentní, terminál, jednotky, aritmetické, zapojení, procesoru, zejména, logické

Zhrnutie / Anotácia:

Zapojení aritmetické a logické jednotky ALJ procesoru sestává z centrálních procesorových obvodů, zahrnujících první až osmý centrální procesorový obvod CP01 až CP08, z multiplexoru konstanty, obsahujícího první a druhý čtyřnásobný dvouvstupový multiplexor ČMP1 a ČMP2, z generátoru konstanty, obsahujícího první až dvanáctý třívstupový obvod NT1 až NT12 typu negace logického součinu, druhý až pátý klopný obvod KJK2 až KJK5 typu J-K, třetí až...