Zapojení pro záznam logických signálů

Číslo patentu: 231702

Dátum: 15.07.1986

Autor: Bocek Karel

Stiahnuť PDF súbor.

Zhrnutie / Anotácia

Zapojení pro záznam logických signálů je určeno k dosažení zvýšené spolehlivosti funkce záznamu logických signálů v podmínkách rušivého vlivu prostředí, zejména v průmyslových aplikacích jednoúčelových řídicích automatů. Podstata zapojení složeného nejméně z jednoho signálního vedení záleží v tom, že první vstup prvního signálního vedení je spojen jednak s prvním vstupem prvního paměťového obvodu a jednak s jedním vstupem kombinačního logického obvodu, kde výstup kombinačního logického obvodu je spojen se vstupem diskriminačního obvodu. Výstup diskriminačního obvodu je spojen s druhým vstupem prvního paměťového obvodu, a výstup prvního paměťového obvodu je spojen s prvním výstupem prvního signálního vedení.

Text

Pozerať všetko

Vynález se týká zapojení pro záznam logických signálů v elektronických, proudových a jiných soustavách, zejména v oblasti přímého řízení výrobních procesů, popřípadě výrobních zařízení.Jsou známá zapojení pro záznam signálu, složena z logických obvodů, například z dvojkových pemětí, klopných obvodů a podobně, kde pro záznam každého jednotlivého signálu je v těchto zepojeníoh jeden logický obvod s pamětovou funkcí.Nevýhodou těchto zapojení je skutečnost, že při dalším ěasovém odstupu příchodu dvou skupin signálu pro zápis se například vlivem rušivého vlivu prostředí a podobně změní stav těchto logických obvodů, účinek zapsaná jedné skupiny signálu z hlediska časového pořadí těchto signálů V táto jedné skupině je zkreslený, což se projeví například při působení zapsaných signálu na další tok logických signálü v číslicovém automatu e podobné.Tyto nevýhody odstraňuje zapojení podle vynálezu, složené nejméně z jednoho signálního vedení, jehož podstata spočíva v tom, že první vstup prvního signálního vedení je spojen jednak s prvním vstupom prvního pamětového obvodu a jednak s jedním vstupem kombinačního logického obvodu, kde výstup kombinačního logického obvodu je spojen se vstupom diskriminačního obvodu, výstup diskriminačního obvodu je spojen s druhým vstupem prvního pemětového obvodu, a výstup prvního psmětového obvodu je spojen s prvním výstupem prvního signálního vedení.Jako pamětový obvod se uvažuje libovolný klopný obvod, dvojková pamět a podobné. Signál zvolené logické úrovně, který přijde na první vstup, s výhodou záznamový vstup, způsobuje vybuzení signálu zvolené logické úrovně na výstupu. Obdobně signál zvolené logické úrovně, který přijde na druhý vstup, s výhodou mazací vstup, způsobuje zánik tohoto signálu na výstupu.Při vícenásobném záznamovém vstupu, popřípsdě vícenásobném mszacím vstupu se předpo~ kládá jednoduchá logická funkční závislost signálu na elementárních záznsmových, popříps~ dě na elementárních mazacích vstupoch, například funkce logického součtu, logického součinu a podobně.Jako časový obvod se uvažuje libovolný logický obvod s takovou vlastností, že signál zvolené logické úrovně, ktorý přijde na vstup, způsobuje vybuzení signálu zvolené logické úrovně na výstupu po dobu předem stanoveného časového úseku.Při vícenásobném vstupu se předpokládá jednoduchá logická funkční závislost signálu na elementdrních vstupoch, například funkce logického součtu, logického součinu a podobně. Takto uvažovaný časový obvod lze chápat jako čssovou pamět s předem stanovenou velikostí časového úseku trvání výstupního signálu.Jako hradlo se uvažuje libovolný kombinační logický obvod se vstupem, s výstupom,řídicím vstupem s takovou vlastností, že průchod signálu ze vstupu na výstup se uvolnuje působením signálu zvolené logické úrovně na řídicím vstupu.Jako hradlo může pracovat například kombinační logicky obvod s funkcí logické konjunkce, vztaženo na vstup a na řídící vstup. Jako kombinační obvod se uvažuje přednostně obvods funkcí logického součtu, vztaženo na první vstup, na druhý vstup, popřípadě.na další vstup, případně na další v pořadí vstup tohoto kombinačního obvodu.Jako diskriminační obvod se uvažuje libovolný logický obvod, s takovou vlastností, že signál zvolené logické úrovně, přednostně úrovně logické jedničky, například vzestup napětového signálu z hodnoty logické nuly na hodnotu logické jedničký, který přijde na vstup,zpüsobuje vybuzení signálu zvolené logické úrovně na výstupu, který trvá na tomto výstupu po dobu předem stanoveného časového úseku, jehož délka je určena vlestnostmi a nastavenímPředností zapojení podle vynšlezu je skutečnost, že umožňuje dosažení zvýšená spolehlivosti funkce záznamu logických signálu, zejména při přerušovaném pracovním režimu, kde ,signály ve skupinách s různým časovým pořadím přicházejí s dalšími česovými odstupy na vstupy zapojení pro záznam.Prednosti zapojení je zvýšená odolnost. vůči rušivému vlivu prostředí, zejména v průmyalových aplikacích v jednoučelových řídicích soustavách, dosahovaní ućelným uvedením paměšových obvodu vždy na začátku príchodu Jednotlivé skupiny signálu do předem stanoveného výchozího stavu s následné postavení do stavu shodného se signály pro záznam této jednotlivé skupiny.Předností je dále skutečnost, že pomocí sigiálů na výstupech zapojení se dosahuje správneho řídicího účinku ve správném časovém okamžiku i tam, kde řízený člen reaguje na začátek signálu na výstupu, v případě že v delším časovém rozmezí mezi příchody dvou skupin signálu na vstupy zapojení došlo k falešnému překlopení paměĺového obvodu.zapojení podle vynálezu je v příkladnám provedení znázorněno na přiloženém výkrese,kde na obr. 1 je základní zapojení, a na obr. 2 je modifikované zapojení s přídavnými logickými obvody.Na obr. 1 je první vstup ŽL spojený přímo s prvním vstupem 1-31- prvního paměřového obvodu El, jehož výetupí-I je spojen s prvním výstupom i zapojení, druhý vstup ž je spojen přímo s prvním vstupem pa druhého pamětového obvodu P , jehož výstupĺ je spojen s druhým výstupem ž zapojeĺf další vstup 51 je spojen p ímo s prvním vstupem 1.1.21 dalšího pamětového obvodu El, jehož výstupüĺ je spojen sldalším výstupom 5 zapojení, další v pořadí vstup SN je spojen přímo s prvním vstupem p dalšího v pořadí pamětového obvodu ŽE, jehož výstupPN je spojen s dalším v pořadí výšĺupem č zapojení.Dále je na obr. I kombinační logicłą obvod 1 C, jehož vstupy ki, ka, lfl,, k jsou spojeny se vstupy S ž, Š,ě, ž zapojení, a jehož výstup§ je spojen přes dàskriminační obvod Q a druhým vstupem 3 h prvního pämětového obvodu i, s druhým vstupom mp 2 druhého pemštového obvodu E, s druhým vstupom -pâ dalšího paměłového obvodu Š, s druhým vstupem in dalšího v pořadí pamětového obvoduVstupy kombinačního obvodu i( jsou spojený se vstupy zapojení tak, že první vstup i zapojení je spojen s prvním vstupom k druhý vstup Ž zapojení je spojen s druhým vstupeje spojen s dalším v pořadí vstupom E tohoto kombinačn ho obvodu lg, jehož výstup§je spojen se vstupom g diskriminačního obvodu 2.VýstupD diskriminačního obvodu je spojen s druhým vstupem ap prvního paměĺového obvodu Pl, s druhým vstupem gp druhého paměĺového obvodu .F 3, s drĺàm vstupom na dalšíhopaměĺoväo obvodu 5, s druhým vstupem ŽE dalšího v poradí paměĺového obvodu i.V dalším příkladném provedení podle obr. 2 je první vstup S spojený přes první přídavný logický obvod H 1, T, s prvním vstupom p prvního peměĺovĺío obvodu Pl, jehož výstup P 1 je spojen s prĚím-výstupem X zapojen , kterýžto první prídavný logi-Ěký obvod se škĺšdá z prvního hradla H 1 a z prvn ho časového obvodu 5- spojených v kaskádě za sebou tak,že tento první vstup S je spojen se vstupom hl. prvního hredla i, jehož výetupíłl je spojen se vstupem t. prvn ho časového obvodu 5, jehož výstupílĺñ je spojen s prvním vstupom IpI prvního pamäového obvodu i, druhý vstup ž je spojen přes druhý prídavný logický obm RZ, T e prvním vstupom 1 p druhého patněĺového obvodu ž, jehož výstupP je spojen s drm výstupem X zapojenľľąkterýžto druhý přídavný logický obvod se skl d z druhého hradlaa z druheho časového obvodu 2 spojených v kaskádě za sebou tak, že tento druhý vstup ž je spojen se vstupem ha druhého hradla bg, jehož výstup je spojen se vstupem à druhého časového obvodu h, jehož výstupĺ je spojen s prvn m vstupem druhého paměto 231702 4vého obvpdu F 2, další vstup Ži je spojen přes další přídavný logický obvod H , T , s prvním vstupom h dšlšího paměĺového obvodu 5, jehož výstupP je spojen s dal m vystupem š zapojení, lcterýžto další pžídavný logický obvod se sk dá z dalšího hradle lb e z dalšího časového obvodu T spojených v kaskádě za sebou tak, že tento další vstup S je spojen se vstupomdel ho hradla 5, jehož výstupĺ je spojen se vstupom h dalšího časového obvodu B, jehož výstup-GJ je spojen s prvním vstupom Ľ dalšího pamětováho obvodu 5.Další v pořadí vstup EE je spojen přes další v pořadí přídavný logický obvod Eu, E s prvním vstupem Jiu dalšího v pořadí pamětového obvodu En, jehož výstupďľ je spojen s dalším v pořadí výstupem XM zapojení, kterýžto další v pořadí přídavný logioký obvod se skládá z delšího v pořadí hradls ü e z dalšího v pořadí časového obvoduspojených v kaskádě za sebou tak, že tento delší v pořadí vstup Ě je spojen se vstupem h dalšího v pořadí hredla HÄ, jehož výstupŤ-Hľ je spojen se vstupem tu dalšího v pořadí časového obvodu TN, jehož výstup TN je spojen s prvním vstupom in dalšího v pořadí pamětového obvodu ą. hDále je ne obr. 2 kombinsční logický obvod lg, jehož vstupy k , ž, 5,, ŽE jsou Spojígny so vstupyž, íl,à,zapojení,jehož výstupĺ je spojen přes dšskríminoční obvínd 13 s druhým vstupem -pl prvního pžmětového obvoduui, s druhým vstupom pą druhého pamžtového obvodu 12, s druhým vstupem .pl dalšího pamětového obvodu ž, s druhym vstupem Ä dalšího v pořadí pamětového obvodu EN. .Vstupy kombinačního obvodujsou spojeny se vstupy zapojení tak, že první vstup i zapojení je spojen s prvním vstupem 11, druhý vstup ž zapojení je spojen s druhým vstupem 12, další vstup Ži zapojení je spojen s dalším vstupom 5, další v pořadí vstup ž zapojení je spojen s dalším v pořadí vstupem Eu tohoto kombinačního obvodu E, jehož výstupL je spojen se vstupom d diskriminačního obvodu Q, jehož výstupD je spojen s druhąím vstupem Zpl prvního peměĺového obvodu Pl, s druhým vstupom 212 druhého pamětováho obvodu ž, s drWm vstupem ĺpl dalšího pamětäého obvodu 5, s druÄTým vstupem 23 a dalšího v pořadí pemětového obvodu i, e dále s řídicím vstupem hl prvního hredla h, s řídicím vstupem na druhého hradla .12, s řídícím vstupem hl dalšího hradla ł-łâ, s řídicím vstupom hu dalšíhoFunkce zapojení v příkladném provedení podle obr. 1 je taková, že signál, který přišel na první vstup Sl, přechúzí na první vstup lpl prvního pamětového obvodu L s na první vstup 11 kombinačního logického obvodu lg.U kombinaěního logického obvodu l s furxkcí logického součtu přechází tento signál na jeho výstupJ§ 2 a dále na vstup d diskriminačního obvodu Q, kde vznik signálu, například z logické nuly na logickou jedničku, způsobuje vybuzení signálu na výstupuą tohoto diskriminsčního obvodu po dobu předem stanoveného časového úseku.Signál na výstupu 2 tohoto diskriminsčního obvodu g přechází na druhý vstup apprvního pamětového obvodu PI, na druhý vstup pa druhého psmětového obvodu F 2, na druhý vstup ip dalšího pamětovéü obvodu 1-31, na druhý vstup apN dalšího v pořsdf-paměíovéhoPředpokládá se taková funkce pemětových obvodů, že při současném buzení prvního vstupu i druhého vstupu převládá logická funkce signálu na druhém vstupu, tj. převladá mazání.Výsledkom je, že po dobu časového trvaní signálu navýstupuD diskriminąčního obvodu l je zamezeno vybuzení signálu na výstupuPl prvního pamětovéłxo obvodu P , přestože je již buzen signálem na prvním vstupu 1 p 1, aTEĚobně i na výstupu druhého, dalšího, dalšího v poř-adí pamětováho obvodu. - z d5 . 231702 Až při zániku signálu na výstupuL tohoto diskriminačníhoobvodu 2 se uskutočňuje.h/nan signálu so vstupu 8 .S 3, ž, ,zapojení do příslušných pamětových obvoduP, , 12, š, , PN, přičĺĺž tinto záznam n sleduje vždy po předchozím vymazanéu stavu Tőchto pamäťových-obvodu.Funkce zapojení v příkladnáu provedení podle obr. 2 je taková, že signál, který přiol na první vstup S přochazí na vstup h, prvního hradla H, a na první vstup i kombinačního logiokáho obvodu E. P-U konbinačního logického obvodu Ľ s funkcí logického součtu přechází tento signál na jeho výstupágäa ddlo na vstup d diskriuinačního obvodu Q, kde vznik signálu, například z logické nuly na logickou jednička, zpusobuje vybuzení signálu na výstupu 2 tohoto diskrilinnčního obvodu po dobu předem stanovoného časového úseku.Signál na výstupu 1)~tohoto diskriminačního obvodu Q přochází na druhý vstup ap,prvního paměĺováho obvodu P, , na druhý vstup iz druhého pamětováho obvodu ž, na dz-uĺý vstup 533 dalšího paněĺovéä obvodu 5, na druhý vstup zp dalšího v pořadí pamětového obvodu P .Vzhledem ke klopné funkci paněĺových obvodu so dosáhne předem zvoleného, například vynezanáho stavu těchto pamětových obvodu.Signál na výstupuglgłdiskrimináčního obvodu I) přachází dále na řídící vstup H, prvního hradla 11 na řídící vstup H 2 druhéhďhradla ia, na řídící vstup 5 dalšího ni-ědlaVzhledem k logická funkci je po dobu působení tohoto signálu uzavřen pruchod těchto hradel pro signály za vstupu 3 ž, ž, , S zapojení, neboli za vstupu h ha, J, , nl hradol H , 5, 5, , k na jejich vystupRH,,H 2,H 3 Ě, ,H.Až při zániku signálu na výstupu 1)diskriminačního obvodu Q přecházejí signály přes tato hradla z jejich vstupu na jejich výstupy.Tak například signál na prvníŕl vstupu à zapojení, neboli signál na vstupu i prvního hrad 1 e§l přechází na jeho výstup ll a dále na vstup t, prvního časového obvodu E.Vzhledem k logické funkci použitého časového obvodu zpusobujo tento signál na vstupu t, vybuzsní signálu zvolená logické úrovně na výstupuT,, s výhodou jadničkové logické Eovně, po dobu předem stanovsného časového úseku. Tento-logicky signal přechäzí dále na první vstup łlp, prvního paznětového obvodu Pl, a zpusobuje vybuzení signálu na jeho výstupuůž, a tĺä přoohází na první výstup Ězapojení.Tok signálu z druhého vstupu že, dalšího vstupu ž, dalšího v pořadí vstupu SN zapojení na druhý výstup 22, další výstup E, další v pořadí výstup XM zapojení je zoelĺobdobný.Předpoklddá se relativně dlouhé časové trvání signálu na vstupoch Ži, ž, SJ, , ŽE zapojení, a odpovídající časová trvdní signálu na výstupech i, 32, ü, , ü zapojení,popřípadě taková necitlivost na tyto signály na výstupech, že případné přechodně pusobící signály v důsledku rozdílné, kdy reakce použitých obvodu lze zcela zanodbat. Tento předpoklad opravňuje zidealizovanou přodstavu okamžité reakce použitých obvodu, bez ohledu na jejich fyzikální podstatu.zapojení podle vynálezu nachází svoje opodstatněné uplatnění v jednoučelových řídicích systémoch složoných z logických obvodu, kde zvyšuje provozní spolehllvost obvodu, reagujíoích na vstupní signály, například signály čidel, signály identifikující stav výrobního

MPK / Značky

MPK: G08C 19/02

Značky: signálu, záznam, zapojení, logických

Odkaz

<a href="http://skpatents.com/8-231702-zapojeni-pro-zaznam-logickych-signalu.html" rel="bookmark" title="Databáza patentov Slovenska">Zapojení pro záznam logických signálů</a>

Podobne patenty