Programovatelný zpožďovací obvod

Číslo patentu: 270263

Dátum: 13.06.1990

Autor: Pěchouček Miroslav

Stiahnuť PDF súbor.

Text

Pozerať všetko

Zapojení podle vynálezu se týká programovatelnáho zpoždovacího obvodu, určeného zejména pro testery ćíslicových obvodů.Zapojení podle vynálezu řeší problém dosažení programovatelného kroku řádově 1 ns až 0,1 ns s odpovídajícíapřesností tohoto kroku.Doeud známá řešení uvedeného problému používají například zdroj pilového napětí spolu s komperátorem, jehož prahove napětí je programovatelné. Jejich nevýhodou však jsou vysoká nároky na linearítu pilového napětí a na její zachování i pri možném vlivu vnějšího rušení,dále náchylnost komparátoru k nežádoucím oscílacím při malé strmosti pilového napětí. Je také známu použití zpožâovací linky v hybridním provedení s odbočkamí po 1 na a s výběrovým multlplexorem. Jeho nevýhodou je nepřenost těchto odboček, zejména pri jejich zatížení vícevstupovým výberovým multiplexorem. Tuto nepresnoat by bylo možno odstranit pouze známými korekčními RC členy. Jejich nevýhodou by však byla zhoršená stabilita celkového zpoždění a pracné nnstavování, znemožňující dosáhnout programovacího kroku napríklad 0,1 ne. Jsou známa i další řešení s kabelovými zpoždovacími linkami, jejichž nevýhodou je však značná složitost a rozměrnost celého zarízení. Další známé zapojení používá tázový záves se součtovým obvodem pro pričtení číelicově prevedeného analogového programového napětí k řídicímu napětí řízeného oscilátoru. Nevýhodou je nejen značná složitost, ale také nepŕesnost dana tím,že celkové řídící napětí ve zpětnovazební regulační smyĺce není v době mezi dvěma íázový mi detekcemi konstantní. V důsledku toho není ani přesně konstantní opakovaoí perioda výstupníoh impulsů napětově řízeného oscilátoru.Uvedené nevýhody známých řešení programovatelného zpoždovacího obvodu odstraňuje zapojení podle vynálezu, jehož podstata spočíva v tom, že zpoždovací linka je připojena k výstupní svorce napětově řízeného prvku, jehož řídící svorka je spojena s výstupní analogovou svorkou ćíslicově-enalogového převodníku, jehož číslicové vstupní svorky jsou spojeny s výstupními svorkami číelícové paměti.Zapojení může být usporádáno taká tak, že výstupní svorka prvního výberového multiplexoru je spojene se vstupní svorkou prídavného budiče, jehož výstupní svorka je pripojene ke vstupní svorce druhá zpožůovací linky, jejíž vstupní svorka, jednotlivé odbočky a výstupní svorka jsou pripojeny ke vstupním svorkám druhého multiplexoru.Zapojení může být usporádáno 1 tak, že řídící svorka prídavného budiće je pripojene k analogove výstupní svorce prídavného číslicově-analogového převodníku, jehož číslicové vstupní svorky jsou spojený s výstupními svorkami prídavné čísiicové paměti.Zapojení může být uspoŕádáno také tak, že pŕídavná ćíslicová pamet je utvořena datovým regietrem.Zapojení může být uspořádáno i tak, že pŕídavná číslioová pamät je vybavena adresovými svorkamí, které jsou přídavnýmí programovacími svorkami celého obvodu.Zapojení může být usporàdáno také tak, že číslíeová pamet je vybavena pomocnýmí adresovými svorkamí, které jsou pomocnými programovacími svorkami celého obvodu. 1Výhoda programovatelného zpoždovacího obvodu podle vynálezu spočívá v tom, že tento obvod dovoluje programovat zpoždění v krocích až 0,1 ns, a to s odpovídající přesností 1 při použití běžných zpožčovacích línek a dostupných integrovaných obvodů řady 7 A S.Zapojení podle vyná 1 u je znázorněno na připojených výkresech, kde na obr.1 je principiální schéma zapojení programovatelného zpoždovacího obvodu, na obr.2 je jedno možné provede« ní napětového řízeneho členu, na obr. 3 je další varianta zapojení podle vynálezu.Zapojení na obr. 1 obsahuje napětově řízený člen l, jehož výstupní svorka lg je připojena ke vstupní svorce gg 1 výberového multiplexoru g a jehož řídící svorka łg je spojena s analogovou výstupní svorkou gg číslicově-analogového přsvodníku 1. Jeho číslicové vstupní svorky łl až gg jsou spojeny s výstupními svorkami 59 až ggg číslícové paměti 3, jejíž adresove svorky fl až 5 jsou spojeny s aoresovými svorkami gł až gg výberového multiplexoru g a tvoří současně i hlavní programovací svorky gł až gł celého obvodu. Vstupní svorky ggł,202 až 291 a ggg výberového multiplexoru g jsou pripojeny ke vstupní svorce Žgł, k odpovídajícím odbočkám ggg až § 91 a k výstupní svorce §g§.zpoždovací linky 2. Vstupní svorka gozpoždovací linky 2 je připojena k výstupní svorce lg napětoveho členu ł, jehož vstupní svorka li je současně vstupní svorkou gl celého obvodu. Jeho výstupní svorka gg tvcří výstupní svorku gg výběroxého multiplexoru 2.Zpoždovací linka Ž je obvyklého typu s ocbočkami, například zhruba po l ns a je zakončena neznázorněným zakončovaoím členem.V jednom možném provedení, které je znázorněno na obr. 2, sestevá napětově řízený člen l ze dvou za sebou zapojených emitorových sledovačů s tranzistory doplnkového typL. Báze vstupního tranzistoru lg tvoří vstupní svorku ll a emitor výstupního tranzistoru lg výstupní svorku lg napěłově rízeného členu l. Emitor tranzistoru lg spojený s bázi tranzistoru lg je připojen přes první odpor lg ke zdroji napájecího napětí a přes druhý odpor li k řídící svorce lg napětově řízeného členu l. Ten pracuje tak, že jeho vlastní zpoždění mezi vzestupnou hranou signálu na vstupní svorce lg je závislé na velikosti napětí přívedeného na řídící svorku lg, protože se tímto napětím mění celkový proud tekouoí do báze tranzistoru łi a nabíjející její parazitní kapacitu. Vhodnou volbou ocporů lg, lg lze nastavit meze, ve kterých lze řídicím napätím měnit vlastní zpoždění napětově řízeného prvku l. VFunkce programovatelného obvodu podle vynálezu je následujícíKombinací logických úrovní přivedených na programovací svorky gl až 5 je ve výběrovém multiplexuru 3 vybrána potrebná hrubá odbočka zpožčovací linky 2 a současně je z paměti 3 vybavena jí odpovídající korekční hodnota, kterou se přes číslicově-analogový převodník 2 nastaví vlastní zpoždění napétově řízeného členu l tak, že celkové zpoždění zvolené, například vzestupně hrany signálu mezi vstupní svorkou gl a výstupní svorkou gg celého obvodu, má požadovanou presnou hodnotu. Pro každou další odbočku zpožčovací linky 1 je v paměti Q také uložena odpovídající korekční hodncta, a tím je zajištěno, že celkové zpoždění je programovatelné v přesných krocích, například l ns. Bude-li pri cejchovacím měření zjištěna pro jednctlivé odbočky zpožčovací linky 2 včetně výberového multiplaxoru 3 přesnost například Í 0,2 ns,potom u napětově řízeného členu A postačuje vlastní zpoždění řiditelne V rozsahu například 2 až 2,5 ns. Bude-li číslicově analogcvý prevodník Ž například 8-bitový, je možno programovatelný krok 1 ns zkorigovat s teoretickou přesností Í (0,25 ns/256) tedy asi Ž 1 ps, prakticky tedy s přesností samotného cejchovacího měření.Je-li číslicová pamet 5 vybavena pomocnými adresovými svorkami 55 až 35, jak je tomu na obr. 1, potom tyto svorky tvoří pomocné adresovací svorky §§ až ga celého obvodu. Jimi lze pro zvolenou hrubou odbočku zpoždovací linky 2 2 čísliccvé paměti 5 například jednu z desetí možných korekčních hodnot takových, že celkové zpoždění je tím programovatelné V desetkrát menších krocích, tady v krocích po 0,1 ns. Pro takový případ je nutné, aby napětově řízený člen l měl vlastní zpoždění řiditelné v mezích o 1 ns širších, pro již zmíněnou přeanost udboček zpoždovací linky ľ 0,2 ns, tedy v mezích 2 až 3,5 ns.l při použití pouze B-bitováho ćíslicově-analogového převodníku 2 lze programovací krok 0,1 ns zkorigovat s postačující přesností Í (0,75 ns/256), tedy s přesností asi Í 3 ps.Pamět 3 může být libovolného typu s počtem adres odpovídajícím počtu programovacích kroků a s pcčtem bitů odpcvídajícím ćíslicově-anslogovému převodníku Q. Jsou-li dynamické vlastnosti použitých soućástek přesného zpoždovacího obvodu, respektive součástek v navazujícím neznázorněném testovaoím systému, stabilní může být použite pamät typu FROM nebo EERUM. Jestliže je nutno provádět cejchovací měření stěji, například automaticky, může být použita pamät typu RAM. Lze také použít pro vyšší bity ćíslícově analogového převodníku pamät typu EERUM a pro nižší bity pamät typu RAM. Jako pamet lze poprípade použít i pouhý datový registr,do kterého uloží kcrekční hodnotu odpovídající zvolené odboćce, například řídící jednotka neznázorněneho testovacího systemu.Zapojení na obr.) obsahuje napětově řízený prvek l, číslícově-analogový prevodník 2,číslicovou pamet 5, zpoždovací linku 2 a výběrový multiplexor g zapojené stejně jako na obr. l. Navíc je však k výstupní svorce g výberového multiplexaru g připojen budič lg, jehož výstupní svorka lłg je připojena ke vstupní svorce ggł výběrového multiplexoru 2 a jehož řídi cí svorka 333 je spojena s analoçovou výstupní svorkou ág přídavného číslicově-anelogovéhoprevodníku Q. Jeho číslicové vstupní svorky Q až QQ jsou spojeny s výstupními avorkamigo až QQQ prídavné číslicove paměti Q, která je tvorena datovým ragistrem. Adresové svor ky QQ až Q výběrového multíplexoru Q jsou spojený s adresovými svorkami ii až QQ čísllcová paměti Q, jejíž adresové svorky Qł až 52 jsou nlavními programovacíml svorkami Ql až Q celého obvodu. Vstupní svorky QQL 99 až QQZ a QQQ výberového multiplexoru Q jsou pripojenyke vstupní svorce ZQQ, k odpovídejícím odbočkám ZQQ až 1 Q 1 a k výstupní svorce QQQ druhé zpoždovecí linky 1, jejíž vstupní svorka ZQQ je spojena se vstupní svorkou QQQ výberového multiplexoru Q. Druhá zpoždovací linka 1 je například stejného typu jako zpožčovací linkaQ. Budić lg je take napětově rízen a jeho vnltrní zapojení je napríklad stejné jako na obr.2.Predpoklâdejme, že oba výběrové multiplexory Q a Q jsou osmivstupové, obě zpoždovacílinky Q a 1 mají odbočky zhruba po 1 ns. Vstupní svorky výběrového multiplexoru Q jsou připojeny k odbočkám 0, 2, 4, 6, B alü ns zpoždovací linky Q. Vstupní svorky výběrového multiplexoru Q jsou pripojeny k odbočkám U, 1, 9 a 10. Vhodnou kombinací logických úrovní na hlavních programovacích svorkách Qł až QQ lze proto zvolit vždy takovou odbočku na zpoždovací lince Q a na druhé zpoždovací lince 1, že celkové zpoždění mezi vstupní avorkou Qł e výstupní svorkou QQ celého obvodu je programovatelné v rozsahu D ns až ZD ns v hrubých krocích cca 1 ns. stejně jako tomu bylo v zapojení na obr. 1 se pro každý hrubý krok vybavuje z číslicová paměti Q jemu odpovídající korekční hodnota, již se pres číslicově-analogový prevodník Q rídí vlastní zpoždění napětově rízeneho prvku Q tak, že programovací krok je s co nejvyššípřesností roven 1 ns. Použitím pomocných programovacích svorek QQ a QQ je možno stejně jako u zapojení na obr.1zvolit kratší programovací krok, například o,1 ns, se kterým je potom celý obvod programovate 1 ~ ný v mezích 0 ns až 20 ns. Podobně lze použít i zpoždovací linku Q napríklad s odbočkami 0, à,8, 12, 16 a 20 a zpoždovací linku 1 a odbočkami U, l, 2, 3, 17, 18, 19 a 20. V takovám prípadě je celý obvod programovatelný v mezích D až 60.Napětově rízený budič Qł je určen ke korekci zpoždění mezi výstupní svorkou QQ obvodu a mezi príslušným testovacím hrotem neznázorněného testovacího systému. Ten je obvykle vybaven větším počtem testovacích hrotů, než je pocet programovatelných časovaoích generátorú, opatřených presnýml zpožčovacími obvody. Proto je výstupní svorka QQ presného zpožčovacího obvodu pripojene ke zvolenému testovacími hrotu pres vhodnou neznázorněnou propojovací metici. Na každém z testovacích hrotů potom může být signál rozdílnć zpoždění proti výstupní svorce QQ, způsobené rozdílnou vzdálenosti hrotu, rozdílným zpožděním vlastní propojovací cesty i rozdílným zpožděním také neznázorněného programovatelného budiče, budícího testovací hrot. Fri cejchovaní měření lze pro každý testovací hrot stenovit korekćní hodnotu chybějící napríklad do celistvého násobku programovacího kroku presného zpoždovacího obvodu, a touto korekćní hodnotou se potom pres prídavný číslioově-analogový prevodník Q a napěłově rízený budić Q provede korekce potrebná pro zvolený testovací hrot. Pri cejohoveeím meraní je taká možno stanovit pro každý testovací hrot radu takovýchto korekčních hodnot, odpovídajícíoh napríklad jednotlivým výstupním úrovním programovatelného budiče testovacího hrotu. Tyto korekční hodnoty mohou být uloženy do prídavné číslicově paměti Q, jejíž neznázorněné adresová svorky potom tvorí prídav né programovací svorky presného zpoždovacího obvodu. Pamětí Q může taká být pouze datový registr.do kterého potrebnou korekční hodnotu vloží neznázornéná rídicí jednotka tostovaoího systému. Není-ll potreba uvadenou korekci rozdílných zpoždění provádět, může jako budič Q být použitnapríklad obvod rady 74 S 37, který není napěłově řízen a nevyžaduje proto použití prídavného čísllcovà-analogového prevodníku Q ani prídavné číslloové paměti Q.Napětově rízený prvek Q může mít i jiné provedení, než je znázorněno na obr.2. Může nepříklad obsahovat obvod rady 74 S 38 s otevreným kolektorem, který je napájen dvěma odpory obdobné jako tomu je na obr. 2.V pripadá potreby je možno také napětově rízený prvek Q zapojit do série s výberovým multiplexorem Q tak, že jeho vstupní svorka Q je spojene s výstupní svorkou QQ tohoto multiplexoru Q., jehož vstupní svorka QQQ je potom pripojene k výstupní svorce, napríklad obvodu rady 74 5 37, jehož vstupní svorka potom tvoří vstupní svorku QQ celého obvodu. Také napětověrízený budić QQ může být podobne pripojen k výstupní svorce QQ výberového multiplexoru Q, jehožvstupní svorka 201 je potom připojena k výstupní svorce,napřík 1 ad obvodu řady 74 S 37,jehož vstupní svorka je přípojena k výstupní svorce 20 výběrového multíplexoru.Programovatelný zpoždovací obvod lze realizovat například s integrovanýmí obvody typu STTL řady 74 S 37, s integtovanými obvody typu ECL a podobné.Použití programovatelného zpoždovacího obvodu podle vynálezu je výhodné zejména v systémeeh pro testování ryohlých číslicových obvodů, které jsou vybaveny časovapímí generátory programovatelnými v presných časových krooích řádově 1 ns až 0,1 ns.1. Programovatelný zpožůovací obvod se zpožůovací linkou a výberovým multiplexorem,vyznačující se tím, že zpožčovací linka (5) je pŕípojena k výstupní svorce (10) napěłově řízeného prvku (1), jehož řídící svorka (12) je spojene s výstupní analogovou svorkou (30) číslícově-analogového převodníku (3), jehož číslicové vstupní svorky (31 až 38) jsou spojeny 5 výstupními svorkami (A 01 až 408) ćíslicově paměti (4).2. Programovatelný zpožčovací obvod podle bodu 1, vyznačující se tím, že výstupní svor~ ka (20) prvního výběrového multiplexoru (2) je spojena se vstupní svorkou (131) přídavného budiće (13), jehož výstupní svorka (130) je přípojena ke vstupní svorce (701) druhé zpožůovací linky (7), jejíž vstupní svorka (701), jednotlivé odbočky (702 až 707) a výstupní svorka (708) jsou připojeny ke vstupním svorkám (901, 902 až 907 a 908) druhého multiplexoru (9).3. Programovatelný zpoždovací obvod podle bodů 1 až 2, vyznačující se tím, že řídící svorka (132) přídavného budíče (13) je pripojene k analogové výstupní svorce (60) přídavného číslicově-analogového převodníku (6), jehož číslicové vstupní svorky (61 až 64) jsou spojeny s výstupnímí svorkaml (801 až BOA) přídavné číslicové paměti (8).4. Programovatelný zpožčovací obvod podle bodů 1 až 3, vyznačující se tím, že přídavná číslicová pamät (B) je utvořena datovým registrem.5. Programovatelný zpožůovací obvod podle bodů 1 až 3, vyznačující se tím, že přídavná číslicová paměť (8) je vybavena adresovýmí svorkamí, které jsou přídavnými programovacímisvorkami celého obvodu. 6. Programovatelný zpožčovací obvod podle bodů 1 až S, vyznaćující se tím, že číslicovápamet (4) je vybavena pomocnými adresovými svorkami (46 až 48), které jsou pomocnými programovacími svorkami (86 až 88) celého obvoduL

MPK / Značky

MPK: H03K 5/06

Značky: zpožďovací, obvod, programovatelný

Odkaz

<a href="http://skpatents.com/7-270263-programovatelny-zpozdovaci-obvod.html" rel="bookmark" title="Databáza patentov Slovenska">Programovatelný zpožďovací obvod</a>

Podobne patenty