Zapojení časového bloku pro řízení dynamické paměti

Stiahnuť PDF súbor.

Zhrnutie / Anotácia

Řešení se týká zapojení časového bloku pro řízení dynamické paměti. Startovací puls některého-typu paměťového cyklu spustí první zpožďovací obvod, který po odměření nastavené doby vyšle puls. Tímto pulsem se přes klopný obvod nastartuje sériový řetěz invertorů. Z tohoto řetězu se odebírá potřebná sekvence časových pulsů, které v závislosti na zvoleném typu cyklu paměti se v přepínacím logickém bloku přetvářejí na výkonné signály řízení paměti. Zapojení se využívá v automatizační výpočetní technice při vytváření paměťových systémů využívajících dynamické paměťové obvody.

Text

Pozerať všetko

~pr řízení vynález se týká zapojení časového blokuŽáýmické paměti,u ktoré je třeba vytvořit pro zápis nebo čtení různé sekvence pulsů pro zajištěnísprávně ěinnostiJsou známy dva základní typy časových bloků. U prvního typu je časový blok vytvořen jako integrovaný obvod vysoké integra~ ce, zajištující všechny nebo téměř všechny časové funkce paměti. Nevýhodou takového časového bloku je, že je navržen pro jeden typ pfmětového obvodu. Při použití jiného časového obvodu s ji. ným, odlišným typem časování již nelze tento časový blok použít. Další nevýhodou je že časové bloky tohoto typu jsou těžko dostupu né a drahé. Druhý typ časového bloku je vytvořen z různých druhů zpožäovacích linek. Nevýhodou tohoto typu časového bloku dynamických paměti jsou obvykle velké rozměry a značné kolísání parametn rů s teplotou. Také tyto typy časových bloků jsou těžko dostupné a drahé.Tyto nedostatky odstraňuje zapojení časového bloku pro řízení dynymické paměti podle vynálezu. Podstata vynálezu spočívá v tom,že startovací vstupní svorka zapojení je spojene se spouštěcím vstupom prvního zpožäovacího obvodu, jehož výstup je spojen s nastavovacím vstupom klopného obvodu, Výstup klopného obvodu je~spojen se sériovým vstupem bloku hradel, jehož sériový výstupje spojen se spouštěcím vstupom druhého zpožäovacího obvodu. Výstup druhého zpožäovacího obvodu je spojen s nulovacím vstupom klopného obvodu. Paralelní skupinový výstup bloku hradel je spoą jen s paralelním skupinovým vstupom přepínacího bloku, jehož paralelní řídioí skupinový výstup je spojen s paralelním řídicím vstupem zapojení. Zápisová vstupní svorka zapojení je spojene se zápisovým řídicím vstupom přepínacího logického blokuř jehož čtecí řídici vstup je spojen se čtecí vstupní svorkou zapojení.Výhodou uspořádání podle vynálezu je, že start nového cyklu paměti může být zahájen ještě před skončením sekvencí předcházejícího cyklu, což výrazně zlepšuje efektivitu práce dynamickýchpamätí zkrácením přístupových časů. Při vytváření časového bloku pro řízení dynamických paměti se používá levných a běžně dostup ných součástek tuzemské výroby. Časový blok umožňuje vytvářet libovolně definovaná časové sekvenco pro nejrůznější typy pamětovýchiobvodů, tak, že jelpoužitelný univerzálně. Výhodou je též jeho malý o jem.Příklad zapojení časového bloku pro řízení dynamické paměti podle vynálezu, jo znázorněn v blokovém sohěmatu na připojoním výkrese.Jednotlivé bloky zapojení je možno charakterizovat takto.První zpoždovací obvod ł i druhý zpoždovaoí obvod 3 jsou vytvořeny jako nonostabilní obvody, ktoré po startu spouštěcím pulu som vydávají na svém výstupu puls definované délky. Klopný ob» vod Q je vytvořon jako běžný klopný obvod se startovacím a nulovacím vstupom. Blok E hradol je vytvořen ze sěriově zapojených invortorů, jejichž počet definuje celkové zpoždění průchodu sign ná 1 u.Přopínací logický blok é je vytvořon ze soustavy logických hradel, ktoré tvoří signální přopínačo a z klopných obvodů. Slouží k vytváření libovolnýoh časových sekvoncí pro řízení dynamicu kých paměti. Zapojoní jednotlivých částí časového bloku pro řízení dynamických paměti je provedäno takto. Startovací vstupní svorka gł zapojení je spojene so spouštěcím vstupom łł prvníhozpoždovacího obvodu ł. Výstup łg prvního požäovacího obvodu łje spojen s nastavovacím vstupom gł klppnéhoobvodu Q. Výstup 22 klopného obvodu 2 je spojen so sériovým vstupom łł bloku 2 hradel. Sériový výstup E 3 bloku 3 hradol je spojen so spouštěcím vstupom gł druhého zpoždovacího obvodu 3. Výstup 33 druhého zpoždovaoího obvodu 3 je spojen s nulovacím vstupeą 2 g klopného obvodu â.Para 1 e 1 ní skupinový výstup 3 b 1 o ku 3 hradol je spojon s paralolním skupinovým vstupom ěł přepínacího logického bloku ě. Paralolní skupinový řídicí výstup ěg přopínacího logického bloku § je spojon s paralelním řídicím vstupom 23 zapojení. Zápisová vstupní svorka 25 zapojení jo spojene se zápisovým řídicím vstupom ŽE přepínaoího logického bloku Š, jehož čtecí řídící vstup 22 je spojen so čtocí vstupní svorkou zapojení. Všechny vstupní svorky 01 až 25 zapojení jsou soua částí pamětového systému, jehož je časový blok součástí.Zapojoní časového bloku pro řízení dynamické paměti pracuje takto. Spouštěcí puls vydaný řídicími logickými obvody pamětového Sysu tému, ktoré nejsou na výkrese znázorněny,se přivádí na spoüštěuoí vstup ll prvního zpožčovacího obvodu l. Tento puls zahajuje některý z možných cyklů paměti. Může to být zápisový nebo čtecí cyklus. Po definované době, dané typem použitých pamětových obvodů, která je nastavitelná ovládacími prvky u prvního zpoždovaoího obvodu l, vydá první zpgššäšací obvod š na svém výstupu lg puls,který přes nastavovací 31 klopného obvodu 2 překlopí klopný obvod 2. Náběžná hrana pulsu 0 na l se začne šířit ze sériového vstupu El sěriově zapojenými invertory v bloku 5 hradel. Každý invertor představuje definované zpoždění při průchodu signálu blokom E hradel. Paralelní skupinový výstup 52 bloku 5 hradel je vytvořen tak, že jeho jednotlivé výstupy jspu přiu pojeny do různých míst řetězu invertorů takže signály na těchto výstupech jsou vzájemně časově posunuty 0 defi vane časové úseky. Průchod náběžné hrany pulsu na sériový výstup E 3 bloku E hradelÄ hradel současně spuštění druhéhoŠ Ššâäšaäžäoprůchodu blokom obvodu 3. Toto spuštění se provádí signálom ze sériového výstupu E 5 bloku 3 hradcl na spouštěcí vstup êł druu hého zpoždovacího obvodu 3. Po definované době, dané použitým typem pamät vých obvodů, která je nastavitekná ovládaoími prvky zpož ovacího druhého obvodu 3, vydá druhý zpožäovací obvod 2 puls, ktorý vychází z jeho výstupu 33 a přichází na nulovací -Q vstup 23 klopného obvodu 2. Tímto pulsem se překlopí klopný obvod 2 do opačného stavu a blokom 5 hradeł se začne šířit závěru ná hrana pulsu, to je přechod mezi l a O. Po této době je časový blok schopen přijmout nový startovací puls ze startovau cí vstupní svorky El zapojení. Nový startovací puls je možno přijmout bez ohledu na to, že předchozí cyklus, tak jak se šíříízávěrná hrana pulsu blokem É hradel teprve dobíhá.Tím je možno podstaägě zkrátit easy přístupu do paměti. Paralelní skupinový výstuňñbloku Ä hradel zajištuje přenos signálů přes pa ralelní skupinový vstup 51 přepínacího logického bloku Q apřes jeho paralelní řídící výstup 23 na paralelní řídící vý stup 95 zapojení. Přepínací logický blok.ä, který ge vytvořenz přepínacích logických hradel a klopných obvodů, V závislosti na řídicích signálech volby čteoího či zápisového cyklu vytváří na svém paralelním skupinhvém výstupu žg potřebné časové sekvence pro ovládání dynamické paměti při čtení nebo zápisu. Řídicí Zá~ pisové signály přicházejí na zápisovou vstupní svorku og zapojení a odtud na zápisový řídící vstup Ži přepínacího logického bloku ž.Řídioí čtecí signály přicházejí na čtecí vstupní svorku gêzapojení a odtud na čtecí řídící vstup 53 PŤ 9 PĺD 30 ĺh° l°§í 0 Kéh°- 4 - 23 a 317 bloku ě Řidicí signály jsou například typu zápis řádkové adresynRAS,zápis sloupoové adresy- CAS, uvolňění zápisu ~WE adalší pomocné funkce, jako je při obnovování obsahu paměti.Vynálezu se využije při vytváření paměĺových deseä a systémů využivajících dynamické paměĺové obvody a to ve všech oblastech automatizačni a výpočetní techniky i v dalších oborech, jako

MPK / Značky

MPK: G06F 13/10

Značky: zapojení, řízení, bloků, pamětí, dynamické, časového

Odkaz

<a href="http://skpatents.com/7-238317-zapojeni-casoveho-bloku-pro-rizeni-dynamicke-pameti.html" rel="bookmark" title="Databáza patentov Slovenska">Zapojení časového bloku pro řízení dynamické paměti</a>

Podobne patenty