Zapojení pro frekvenční a fázové vyrovnání signálu

Číslo patentu: 256532

Dátum: 15.04.1988

Autori: Lhoták Jiří, Staněk Jaroslav

Stiahnuť PDF súbor.

Text

Pozerať všetko

vynález se týká zapojení pro frekvenční a fázová vyrovnáníL vstupního signálu s taktovacím signálem zařízení přenoeového sys-.tému e pulsně kódovou modulací - PCM.Zařízení systémů s PCM s časovým dělením kanálů zpracovávají vstupní signály, jejichž frekvence a fáze se může lišit od frekvence e fáze tektovacího signálu v tomto zařízení. Aby bylo možno takové vstupní signály zpracovat, je nutné v přijímací části zařízení vyrovnat rozdíly frekvence a fáze. t .Ve známých zapojeních se k tomuto účelu používají vyrovnávaoí paměti, sestávající z paměti RAM o kapacitě odpovídající jednomu rámci signálu a dvou přepínetelných registrů,s 1 oužících k vytvoá ření potřebné časové rezervy mezi okamžikem zápisu a čtení téhož kanálu. Přiblíží-li se fáze vstupního a výstupního signálu k určité nastavené hodnotě, dojde k opakovanému čtení nebo vynechání jednoho rámce,ttj. k řízenému ekluzu. Nevýhodou těchto zapojení je, že při provozu, kdy se frekvence vstupního signálu jen velmi málo liší od frekvence taktovecího signálu zařízení, přitzv. plesio. chronním provozu, může během záznějí dojít vlivem fázové modulece, způsobené pomalými změnami fáze v průběhu dne- wanderem, k časové nejistotě. Vyrovnávací paměť na ni reaguje náhodnými skluzy, tedy,vlastně poruchami přenosu. Obdobně může reagovat i při synchronním provozu. - i Účelem vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že vstup generátoru adresy zápisu je připojen na výstup vzdàlené časové záklaänyo Jeho prvnívýstup je připojen na adresové vstupy zápisu první e druhé pamětia jeho druhý výstup je připojen na signnlový vstup přepín čo zápisu. První výstup přepínače zápisu je připojen na vstup výběru zápisu první paměti, druhý výstup je připojen na vstup výběru zápisu druhé paměti a řídící vstup je připojen na první výstup přapojovačeQ První vstup přepojovače je připojen na druhý výstup vzdálené časové základný, druhý vstup je připojen na druhý výstup místní časové základný a třetí vstup je přípojen na výstup logického obvodu, jehož první vstup je přípojen na vzdálenou časovou zékladnu a druhý vstupV na místní časovou základna. Na první výstup místní časové základnýje připojen vstup generátoru adresy čtení, jehož první výstup je přípojen na adresové vstupy čtení první a druhé paměti a jeho äruhý výstup je připojen ne signálový vstup přepínače čtení. První výstup přepínače čtení je připojen na vstup výběru čtení první paměti,druhý výstup je připojen na vstup výběru čtení druhé paměti a řídící vstup je pŕipojen nadruhý výstup přepojovače.zapojení podle vynálezu zlepšuje přenosové vlastností systému,nebot počet nezbytných skluzů je omezen tím, že paměti pracují s fázovou rezervou rovnou celému rámci.Příklad vynálezu je dále popsán pomocí výkresu. Na výstup . vzdálená časové základný IQ je přípojen vstup generátoru ggg adresy zápisu, jehož první výstup je připojen na àdreeové vstupy ggł a ggg zápisu první a druhé paměti gł e EQ a jehož druhý výstupje připojen na sígnální vstup přepínače gg zápisu. První výstuppřepínače EQ zápisu je připojen na první vstup Xgł výběru zápisu první paměti gł, druhý výstup je připojen na vstup gg výběru zápisu druhé paměti 3 a řídící vstup je připojen na první výstup 5 přepojovače 3. První vstup přepojovače 2 je připojen na druhý výstup vzdálené časové základný vgg, druhý vstup g je připojen na druhý výstup místní časové základny E 9 a třetí vstup Q je přípojen na výstup logíckého obvodu jpg. První vstup logického obvodu 1 pq je přípojen na vzdálenou časovou základnu Kg e druhý vstup na místní 4 časovou základnu ggg. Na první výstup místní časové základný mggje přípojen vstup generátoru Qgš adresy čtení, jehož první výstup je připojen na adresové vstupy gšł a âšg čtení první a druhé paě měti El a gg a jeho druný výstup je připojen na signálový vstuppřepínače gg čtení. První výstup přepínače gg čtení je připojeg na první vstup Včl výběru čtení první paměti El, druhý výstup jepřipojen na první vstup gšg výběru čtení druhé paměti gg a řídící vstup je připojen no druhý výstup 2 přepojoveče 2. pAdresové vstupy ga a A 53 zápieu jeou zepojeny na první výstupgenerátoru ggg adresy zápisu, který je cyklicky epouětěn ze vzdálené časové základny zgg. Adresové vstupy AQ a ggg čtení jsou zapojeny na první výstup generátoru GAČ adresy čtení,který je byklioky apouštěn z místní časové základny MQQ V prvním případě je přepínač 2 zápisu řízen přes přepojovač g přímo za vzdálené časové základny ggg. Do pamětí 2 a gg, z nichž každá má kapacitu odpovídající jednomu rámci, jsou atřídavě zapisovány rámco signálu. Výběr paměti 2 a gg při čtení provádí přepínač EQ čtení řízený přes přepojovač 3 logickým obvodom ggg na základě fázového rozdílu mezi vzdálenou čnsovou základnou Kg a místní čaeovou základnou pgg,tjg na základě fázového rozdílu mezi přicházejícím signálom a taktovacím signálem zařízení. Po většinu času dochází ke střídevému čtení paměti 3 a 3 obdobně jako u zápisu. Jestlíže fázový rozdíl mezi oběłna časovými základnami v 3 a pcgaoaáhne určitá nastavené hodnoty, změní logický obvod ggg rytmus činnosti přepínače gš čtení,takže dojde k opakovanému čtení jedné z pemětí gł nebo §g,a tím k zdvojení nebo vynechání jednoho rámca, tedy k řízenému ekluzu. V druhém případě je logickým obvodem ggg řízen přepínač gg zápisu a přapínač EQ čtení je přes přepojovač 2 řízen přímo z místní ča~ sové základny pgg. Jeetliže fázový rozdíl obou čásových zákleden 19 a Mgg dosáhne určité nastavené hodnoty, dojde rovněž k řízenému skluzu, avšak opakovaným zápisom do jedné z paměti 2 a gg. Oba přípedy řízeného skluzu jsou rovnocenné. . iZapojení podle vynálezu je využitelné v různých zařízeních přenosového systému s pulsně kôdovou modulací prvního řádu, jako v sdružovacím a rozbočovacím zařízení, v periferních moduloch digitální telefonní úetředny čtvrté generace ąpod.1 Zapojení pro frekvenčni a fázové vyrovnání vstupniho signálu e taktovacim sígnálem zařízení přenosového systému s pulsně kódovou modulací - PCM, vyznačené tím, že vstup generátoru (GAZ) adresy i zápisu je připojen ne výstup vzdálené časové základný (VCZ), zatim co jeho první výstup je přípojen na adresové vstupy (AZ 1, AZ 2) záetpisu první a druhé paměti (Pl, P 2) s jeho druhý výstup je připojen na signálový vstup přepíneče (PZ) zápisu, jehož prvni výstup je připojen ns vstup (VZl) výběru zápisu prvni paměti (P 1)5 druhý výstup je připojen na vstup (VZ 2) výběru zápisu druhé paměti (P 2) a řídící vstup je přípojen na prvni výstup (4) přepojovače (P), jehož první vstup (1) je připojen na druhý výstup vzdálené časové základný(VCZ), druhý vstup (2) je přípojen na druhý výstup místní časové základný (MCZ) a třetí vstup (3) je připojen na výstup logického obvodu (IDG), jehož první vstup je připojen na vzdálenou časovou základnu (VCZ) s druhý vstup na místní česovou záklednu (MCZ, na jejíž první výstup je připojen vstup generátoru (GAČ) adresy čtení,na jehož první výstup jsou připojenyadresové vstupy (AČ 1, AČ 2) čtení prvni a druhé paměti (Pl, P 2) e jehož druhý výstup je připojen na signálový vstup přepinače (PČ) čtení, jehož první výstup je připojen na vstup (vć 1) výběru čtení první paměti (Pl), druhý výstup je připojen na vstup (VČ 2) výběru čtení druhé paměti (P 2) e řídící vstup je připojen na druhý výstup (5) přepojovače (P).2 zapojení podle bodu y vyznačené tim, že první výstup (4) pře pojovače (P) je spojen s první vstupem (1) a druhý výstup (5) je spojen s třetím vstupem (3) přepojoveče (P).3. zapojení podle bodu 3 vyznačené tím, první výstup (4) Př 9 P 0 j 0 Vu če (P) je spojen s třetím vstupom (3) a ąruhý výstup (5) je spojen s druhým vstupem (2) přepojovače (P).

MPK / Značky

MPK: H04B 14/04

Značky: fázové, vyrovnání, signálu, frekvenční, zapojení

Odkaz

<a href="http://skpatents.com/6-256532-zapojeni-pro-frekvencni-a-fazove-vyrovnani-signalu.html" rel="bookmark" title="Databáza patentov Slovenska">Zapojení pro frekvenční a fázové vyrovnání signálu</a>

Podobne patenty