Viacrýchlostný prenosový systém a spôsob pre paralelné vstupné dáta

Číslo patentu: E 15232

Dátum: 02.03.2009

Autori: Remlin Mark, Engler Michael

Je ešte 15 strán.

Pozerať všetko strany alebo stiahnuť PDF súbor.

Text

Pozerať všetko

Viacrýchlostný prenosový systém a spôsob pre paralelné vstupné dátaPredkladaný vynález sa týka systémov prenosu dát, obzvlášť prenosových systémov na prenášanie paralelných dát vysielaných z jedného miesta na druhé, vzdialené miesto tak, žesú paralelné dáta replikované na vzdialenom mieste.Na prenášanie paralelných dát z jedného miesta na druhé vzdialené miesto, sa používali prenosove systémy, ktoré boli niekedy nazývané doplňujúce znaky videa, u ktorých sú dáta vysielané z výstupného portu počítača alebo podobne pre video, prenášané k vzdialenému miestu za účelom zobrazenia na vzdialenom monitore. Existovala nutnosť umožniť prenostakých paralelných dát bez ohľadu na taktovací kmitočet paralelných dát (napríklad spojený s rôznymi rozlíšeniami videa a obnovovacími kmitočtami) spôsobom, ktorý je možné ľahkoPredkladaný vynález sa týka takého zdokonaleného prenosového systému a najmä viacrýchlosmého prenosového systému, u ktorého je taktovací kmitočet paralelných dát prenášaný na rovnakom toku sériových dát ako serializované paralelné dáta.Dokument US 2003/0091039 popisuje zariadenie na umožnenie prenášania paralelných dát z prvej paralelnej zbemice k druhej paralelnej zbernici prostredníctvom sériového dátového kanálu, ktorý zahrňuje prvý logický prvok, ktorý generuje synchronizačný znak používaný v protokole prenosu sériových dát po zistení paralelného synchronizačného paketu. Paralelne sériový prevodník mení dáta z prvého logického prvku na tok sériových dát. Sériovo paralelný prevodník mení tok sériových dát na väčší počet paralelných dátových paketov. Druhý logický prvok zisťuje synchronizačný znak a mení synchronizačný znak naU jedného uskutočnenia predkladaného vynálezu vysiela Víacrýchlostný prenosový systém dáta z prvého miesta na druhé miesto, zatiaľ čo je schopný nastavovať rôzne taktovacie kmitočty paralelných dát prichádzajúcich paralelných dát. U takého spôsobu a systému sú paralelné dáta prijímané s príslušným taktom paralelných dát a prechodné ukladané do vyrovnávacej pamäti. Dáta sú zapisované do vyrovnávacej pamäti rýchlosťou taktu paralelných dát. U tohto uskutočnenia sú dáta čítané z vyrovnávacej pamäti rýchlosťou,takou výstupnou rýchlosťou, aby sa zabránilo pretekaniu alebo nedostatočnému naplneniu vyrovnávacej pamäti. Taktovací kmitočet čítania je typicky vyšší než taktovací kmitočet zapisovania a tak sú behom časových intervalov, v ktorých nemusia byť dáta čítané,generované riadiacimi znakmi pre také cykly taktov. Všetky paralelné dáta a riadiace znaky sú vedené k paralelne sériovému prevodníku za účelom vytvárania výstupného toku sériových dát, ktorý môže byť prenášaný k vzdialenému miestu rôznymi prostriedkami,príkladne prostredníctvom optického média. Serializované dáta ďalej obsahujú informáciu týkajúcu sa taktovacieho kmitočtu paralelných dát. Na vzdialenom mieste sú serializované dáta prevádzané zo sériového tvaru na paralelné a menené späť na paralelnú formu a ukladané do vyrovnávacej pamäti. Dáta z vyrovnávacej pamäti sú čítané tak, aby sa zabránilo pretekaniu alebo nedostatočnému naplneniu. Paralelné dáta sú čítané z vyrovnávacej pamäti s taktovacím kmitočtom paralelných dát na záldade taktovacieho kmitočtu paralelných dát prijímaného v toku sériových dát. Výstup vyrovnávacej pamäti tak odpovedá paralelným dátam prijímaným v prenášacej časti viacrýchlostného prenosového systému. Víacrýchlostný prenosový systém môže ďalej kódovať a dekódovať paralelné dáta a riadiace znaky pred vysielaním dát v toku sériových dát s dekódovaním v dobe prevádzania dát zo sériového tvaru na paralelné.Jedno uskutočnenie vynálezu je špecificky upravené na prenášanie videa podľa normy Vstup digitálneho videa (DVI).U jedného uskutočnenia predkladaného vynálezu je vysielacou časťou generovaný zvláštny riadiaci znak na vyznačenie medzi paralelných dát, ktoré majú byť serializované, a tentoriadiaci znak sa používa na opätovné získavanie paralelných dát v prijímacej častiJedno uskutočnenie viacrýchlostného prenosového systému môže vysielať a prijímaťparalelné dáta DVI v rozsahu od 25 MHz do 165 MHz.Jedno uskutočnenie prenosového systému určuje počet paralelných dátových slov (t. j. cyklov taktu paralelných dát) prijímaných vysielačom vo vopred určenom časovom intervale, pričom infonnácía týkajúca sa tohto počtu, je zahmutá v seríalizovaných dátach vysielaných k prijímacej časti viacrýchlostného prenosového systému, aby určovalataktovací kmitočet paralelných dát v prijímacej časti.Vynález je definovaný v priloženom nezávislom spôsobovom nároku l a v nárokoch 9 a 10Pre ďalšie porozumenie povahy a predmetov predkladaného vynálezu sa odkazuje nanasledujúci podrobný popis v súvislosti s nasledujúcimi výkresmi, na ktorýchobr. 1 je celková zjednodušená bloková schéma viacrýcl 1 lostného prenosového systémuObr. 2 je bloková schéma prenášania vysíelacej časti viacrýchlostného prenosovéhosystému. Obr. 3 je bloková schéma prijímacej častí viacrýchlostného prenosového systému. Podrobný popisAko je znázomené na obr. 1, vykazuje viacrýchlostný prenosový systém l vysielaciu časť 22 a prijímaciu časť 24, vzájomne spojené sériovou dátovou zbernicou 26, ako je optické vlákno, koaxiálny kábel, rádíový spoj, atď. Vysielacia časť 22 prijíma prichádzajúce paralelné vstupné dáta 28, ktoré sú prechodne ukladané vo vyrovnávacej pamäti 30, ako je vyrovnávacia pamäť typu prvé zaradené, prvé vybrané (F IF O). Vyrovnávacia pamäťmôže byť implementovaná rôznymi spôsobmi zahrňujúcimi použitie pamäti s priamym prístupom registrov a podobne. Prichádzajúce paralelné dáta sú taktované do vyrovnávacejDáta vo F IF O sú čítané z FIFO na zbernici 31 prostredníctvom referenčného taktu 34 paralelne sériového prevodníka, ktorého kmitočet je vyšší než kmitočet taktu 32 paralelných dát. Multiplexor 36 prijíma na zbemici 38 synchronizačné a riadiace dáta generované riadiacim modulom 40, spoločne s paralelnými dátami 31 čítanými z vyrovnávacej pamäti 30. Riadiaci modul je tiež spojený rozhraniami s FIF O 30 a paralelneSynchronizačné a riadiace dáta sú príjímané behom časových intervalov, V ktorých neboli čítané dáta z FIFO 30. Preto sú všetky vstupné dáta multiplexoru taktované do multiplexoru referenčnými taktovacími impulzmi paralelne sériového prevodníka, pričom dáta sú bud paralelné dáta z FIF O 30 alebo synchronizačné a riadiace dáta z riadiaceho modulu 40.Multiplexor 36 určuje či sú k paralelne sériovému prevodmku 42 prenášané dáta zoTak je poskytovaný výstup multiplexoru paralelne sériovému prevodniku 42 pri riadení riadiacim modulom 40 v spojení s referenčným taktom 34 paralelne sériového prevodníka za účelom generovania sériového dátového toku, vedeného sériovým spojom 26. Sériový spoj môže mať akúkoľvek dĺžku, ktorá je nutná pre komunikáciu na vzdialenom konci, na ktorom je umiestená prijímacia časť 24 viacrýchlostného prenosového systému 20. Kmitočet taktovacích irnpulzov paralelne sériového prevodníka je zvolený tak, aby bolo možné vysielať sériové výstupné dáta prijaté od multiplexoru 36.Prijímacia časť 24 víacrýchlostného prenosového systému 20 účinne uskutočňuje opačnú činnosť vzhľadom k vysielacej časti. Tak prijíma sériovo paralelný prevodmk 44 pri riadení referenčným taktom 46 sériovo paralelného prevodníka prichádzajúci tok sériových dát a mení ho pri riadení riadiacim modulom 40 na paralelné dáta na výstupe 48. Paralelné dáta sú prijímané demultiplexorom 52, ktorý pri riadení riadiacim modulom 50 generuje prvýparalelný výstup 54 odpovedajúci paralelným dátam 28 prijímaným od prenášacej časti 22

MPK / Značky

MPK: G06F 13/42, G06F 13/40

Značky: viacrýchlostný, paralelně, systém, přenosový, dáta, spôsob, vstupné

Odkaz

<a href="http://skpatents.com/23-e15232-viacrychlostny-prenosovy-system-a-sposob-pre-paralelne-vstupne-data.html" rel="bookmark" title="Databáza patentov Slovenska">Viacrýchlostný prenosový systém a spôsob pre paralelné vstupné dáta</a>

Podobne patenty