Usporiadanie obvodu na kontrolovanie výkonového polovodičového tranzistora

Číslo patentu: E 12388

Dátum: 22.05.2003

Autor: Do Nascimento Jair

Je ešte 8 strán.

Pozerať všetko strany alebo stiahnuť PDF súbor.

Text

Pozerať všetko

0001 Vynález opisuje usporiadanie obvodu na aktiváciu riadiacej elektródy výkonového polovodičového tranzistora, ako napríklad MOS-FET alebo IGBT. Takéto výkonové polovodičové tranzistory nachádzajú všestranné využitie v oblasti techniky, ako je napríklad aktivácia elektromotorov.0002 Východiskovým bodom tohto vynálezu sú výkonové tranzistory podľa stavu techniky, ako IGBT alebo MOS-FET. Takéto výkonové tranzistory, napríklad IGBT, sa aktivizujú, to znamená prepájajú do vodivého alebo nevodivého stavu, v ktorom sa medzi riadiacu elektródou a emitor pripojí určité napätie. Aby sa tranzistor prepol do vodivého stavu, to znamená prepol prietok prúdu medzi kolektorom a emitorom, na to sa riadiaca elektróda nabije priloženým napätím. Do nevodivého stavu sa tranzistor prepojí tak, že sa v riadiacej elektróde vymení náboj, to znamená že sa nabíja inou polaritou. Toto nastane napríklad pri IGBT, že sa pripojí medzi riadiacu elektródu a emitor napätie opačnej polarity. Tieto prepojovacie postupy sú označované aj ako komutácia. Rovnaké súvislosti, ako boli vyššie opísané pre IGBT, platia v ďalšom opise aj pre príslušné prípoje kolektora a emitora konštrukčného prvku MOS-FET, pričom však najčastejšie sa MOS-PET prepojí do nevodivého stavu tak, že sa pripojí0003 Známe sú rozličné princípy aktivovania výkonových tranzistorov. Ide o aktivovanie riadiacej elektródy prostredníctvom aktivovania odporom, prostredníctvom aktivovania napätím, ako aj prostredníctvom aktivovania prúdom. Z toho je najčastejšie používané aktivovanie odporom. Pre takéto aktivovanie je charakteristické vytvorenie takzvaného Millerovho plató V časovom priebehu napätia medzi riadiacou elektródoua emitorom V priebehu procesu prepojenia (komutácie). Napájanieriadiacej elektródy v časovom priebehu po prebehnutí Millerovho plató ukazuje priebeh krivky so závislosťou (1-exp(-t.0004 Nevýhodou na aktivovaní riadiacej elektródy prostredníctvom aktivovania odporom, resp. aktivovania napätím je nutnosť stabilizovaného napájacieho napäťového zdroja. Je to nevyhnutné, aby sa udržali malé straty V priepustnom smere tranzistora, ktorý vyžaduje definované napätie riadiacej elektródy. Taktiež je nevýhodou na časovom priebehu krivky nabíjania riadiacej elektródy po Millerovom plató, že sa tak predlžuje priebeh spínania výkonového tranzistora. Výkonový tranzistor nespína takou rýchlosťou, na ktorú by bol technologicky spôsobilý. Dôsledkom tohto predĺženého spínania sú straty pri spínaní. Taktiež vyššie uvedeným. časovým priebehom možno odôvodniť kontrolu napätia kolektor - emitor, ktorá podľa stavu techniky počas priebehu spínania dokonca nie je účinná,aktivuje sa len prostredníctvom časového priebehu podmieneným omeškaním.0005 Z US 4,877,982 je známe prúdom riadené usporiadanie obvodu na aktivovanie najmenej jedného výkonového polovodičového tranzistora, pozostávajúceho z dvoch riadených prúdových zdrojov so spoločným napájaním napätím a z riadenia výstupným napätím,pričom prvý prúdový zdroj spína tranzistor vodivo a druhý prúdový zdroj spína tranzistor nevodivo.0006 Predložený vynález má úlohu predstaviť zapojenie obvodu na aktivovanie výkonových polovodičových tranzistorov, ktoré pri nízkych nákladoch na spinaciu techniku dáva k dispozícii rovnomerné a rýchle nabitie, resp. zmenu náboja alebo vybitie náboja riadiacej elektródy výkonového tranzistora a tým udržanie nízkych spínacích strát pri komutácii, ako aj jemné utváranie tejto komutácie.0007 Táto úloha je vyriešená opatreniami podľa nároku 1. Ďalšie výhodné stvárnenia sú uvedené v závislých nárokoch.0008 Základná myšlienka vynálezu je opísaná pomocou n kanála IGBT ako výkonového tranzistora, ktorý je potrebnéaktivovať. Samozrejme to plati príslušne prispôsobeným spôsobom pre p- kanál IGBT, ako aj všetky ostatné výkonové tranzistory,ktoré je potrebné aktivovať, ako napríklad MOS-FET. Táto základná myšlienka spočíva V napájaní riadiacej elektródy výkonového tranzistora regulovanýnl prúdom, to znamená reguluje sa tu nabíjací prúd riadiacej elektródy, nie nabijacie napätie.Za tým účelom má vynálezcovské usporiadanie obvodu viac častí.0009 Ďalej je potrebné pri úvahách rozlišovať dve alternatívne jestvujúce spôsoby prevádzky, ustálený stav a komutačný priebeh. Ako ustálený stav sa rozumie doba, počas ktorej sa nemení stav nabíjania riadiacej elektródy, to teda znamená, počas ktorej ostáva výkonový tranzistor vo vodivom alebo v nevodivom stave. Ako komutačný priebeh sa označuje prepojenie výkonového tranzistora z nevodivého stavu do vodivého stavu alebo opačne, pritom sa mení stav nabíjania riadiacej elektródy.0010 Príklad prvej časti usporiadania obvodu na aktivovanie riadiacej elektródy výkonového tranzistora je vstupný obvod,tento ohraničuje vstupný prúd usporiadania obvodu. Vstupný prúd má s časom premenlivý binárny priebeh napätia. HIGH stav, resp. LOW stav určuje stav vodivosti výkonového tranzistora. Vstupný obvod je výhodne tak uskutočnený, aby v ustálenom stave jeden odpor ohraničoval odber prúdu nasledujúcich častí obvodu. Počas komutačného priebehu môže cez toto zapojenie vstupného obvodu pretekať väčší prúd.0011 Podľa vynálezu sa riadiaca elektróda výkonového tranzistora napája prostredníctvom výstupov dvojice riadených prúdových zdrojov. Vstupný signál oboch prúdových zdrojov je Výstupný signál vstupného obvodu. Prúdové zdroje sa napájajú vždy z jedného napäťového zdroja. Prvý prúdový zdroj sa napája z neriadeného napäťového zdroja s pozitívnou polaritou a dáva k dispozícii pozitívne napätie na aktiváciu riadiacej elektródy výkonového tranzistora. Druhý prúdový zdroj sa napájaz neriadeného napäťového zdroja negatívnej polarity a dávak dispozícii negatívne napätie na aktiváciu riadiacej elektródy výkonového tranzistora. Obidva napäťové zdroje sú svojou internou konštrukciou zrkadlovo symetrické.0012 Výstupný signál oboch prúdových zdrojov sa prostredníctvom regulovania napätím ohraničuje na vhodnú maximálnu hodnotu pre príslušný výkonový tranzistor. Podľa vynálezu pôsobí toto regulovanie napätím spätne na vstupy prúdových zdrojov, aby sa pri príliš vysokom napätí znížilo napájanie z týchto prúdových zdrojov.0013 Je výhodné, ak má usporiadanie obvodu ešte jednu ďalšiučasť, ktorá pri úplne pasívnom aktivovaní zabráni nabijaniu riadiacej elektródy a tým nedefinovanému stavu zapojenia výkonového tranzistora. 0014 Uvedené vynálezcovské usporiadanie obvodu má oproti stavu techniky mnoho výhod O Komutačný priebeh potrebuje menej času. Tým sa 0 redukuje stratový výkon vo výkonových tranzistoroch 0 a môže sa skoršie aktivovať sledovanie skratov. O Nie je potrebné žiadne riadené napájanie napätím. Tým sa 0 znižuje potrebná kapacita filtračných kondenzátorov.O Zmenšujú sa celkové náklady na obvod.0015 Zvláštne stvárnenia riešení podľa vynálezu sú objasnenéObr. 1 znázorňuje stvárnenie usporiadania obvodu podľa

MPK / Značky

MPK: H03K 17/0412, H03K 17/04, H03K 17/0812

Značky: výkonového, polovodičového, obvodů, kontrolovanie, tranzistora, usporiadanie

Odkaz

<a href="http://skpatents.com/16-e12388-usporiadanie-obvodu-na-kontrolovanie-vykonoveho-polovodicoveho-tranzistora.html" rel="bookmark" title="Databáza patentov Slovenska">Usporiadanie obvodu na kontrolovanie výkonového polovodičového tranzistora</a>

Podobne patenty